《电工电子技术基础》第10章__触发器和时序逻辑电路

主编杜韦辰10.2计数器10.3寄存器10.1触发器10.4脉冲信号的产生与波形变换学习目的与要求了解和熟记触发器和门电路的基本区别；理解和牢记各类触发器的功能及其触发方式；掌握时序逻辑电路的分析方法；理解时序逻辑电路的设计思路及学会简单的同步时序逻辑电路的设计方法；理解计数器、寄存器的概念和功能分析；学习利用数字电路实验台进行寄存器、计数器实验的步骤和方法。根据上述触发器的特征可知，触发器可以记忆1位二值信号。根据逻辑功能的不同，触发器可以分为基本的RS触发器、时钟控制的RS触发器、JK触发器、D触发器、T和T´触发器；按照触发方式的不同，又可分为电位触发器和边沿触发器。10.1触发器触发器是最简单、最基本的时序逻辑电路，常用的时序逻辑电路寄存器、计数器等，通常都是由各类触发器构成的。触发器有两个稳定的状态：“0”状态和“1’状态；不同的输入情况下，它可以被置成0状态或1状态；当输入信号消失后，所置成的状态能够保持不变。SDRDSDRDQQQQ(a)逻辑图(b)逻辑符号&&SR由两个与非门构成的基本RS触发器。10.1.1.RS触发器1.基本RS触发器一对具有互非关系的输出端，其中Q的状态称为触发器的状态。一对输入端子均为低电或有效。&1&2QQSDRD基本RS触发器的工作原理①当RD=0、SD=1时：Qn+1=0，置0功能；SD端称为置“1”端，只要它为低电平，输出即为“1”。RD端称为清“0”端，只要它为低电平，输出即为“0”。SDRDQnQn+1000不定001不定010101111000101011001111②当RD=1、SD=0时：Qn+1=1，置1功能；③当RD=1、SD=1时：Qn+1不变，保持；④当RD=0、SD=0时：Qn+1不定，禁止态。基本RS触发器的次态真值表特征方程：Qn+1=SD+RD•Qn约束条件：SD+RD=1基本RS触发器的波形图反映触发器输入信号取值和状态之间对应关系的图形称为波形图。置0置1置1禁止DRDS保持置1置1Q保持不定Q2.同步RS触发器G1G2G3G4SCPR&QQSCPRSCPRQQQQ(a)逻辑电路(b)逻辑符号&&&DSDRCP＝1时，触发器输出状态由R和S及Qn决定。CP＝0时，RD=SD悬空为1，无论输入何态，触发器均保持原态不变。钟控RS触发器功能真值表CPRSQn+1功能0××Qn保持111100011011Qn10不定保持置1置0不允许主要特点（1）时钟电平控制。在CP＝1期间接收输入信号，CP＝0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。（2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。CPRSQQ不变不变不变不变不变不变置1置0置1置0保持波形图钟控RS触发器的特征方程特征方程：Qn+1=S+R•Qn约束条件：S·R=0钟控RS触发器的状态转换图S＝1，R＝0S＝×R＝00显然，触发器的状态转换图也可反映触发器输出状态随输入及输出的现态而变化的情况。因此，描述触发器状态变化的方法有四种：逻辑表达式、真值表、时序波形图及状态转换图。1S＝0，R＝1S＝0R＝×RS取值表示输入变量的现态0或1表示输出变量的状态箭头表征了输出变量的转换情况基本RS触发器和钟控的RS触发器都是采用的电位触发方式。电位触发方式的钟控RS触发器有一个显著的毛病—存在“空翻”现象。所谓空翻，就是指：在CP=1期间，若输入RS的状态发生多次变化，输出Q将随着发生多次变化。10.1.2JK触发器当触发器出现空翻现象时，一般就无法确切地判断触发器的状态了，由此造成触发器的使用受到限制。为确保数字系统的可靠工作，要求触发器在一个CP脉冲期间至多翻转一次，即不允许空翻现象的出现。为此，人们研制出了能够抑制空翻现象的主从式触发器、边沿触发方式的JK触发器和D触发器等。本节向大家介绍的JK触发器是功能完善、使用灵活和通用性较强的一种触发器。常用型号有74LS112、CC4027和74LS276等。&&(a)电路QQ(b)逻辑符号SDJCKRDS2Q2C2R2Q2从触发器S1Q1C1R1Q1主触发器1JCPKDSQQDR（1）接收输入信号的过程CP=1时，主触发器被打开，可以接收输入信号J、K，其输出状态由输入信号的状态决定；但由于CP=0，从触发器被封锁，无论主触发器的输出状态如何变化，对从触发器均无影响，即触发器的输出状态保持不变。01JK触发器的工作原理（2）输出信号变化的过程当CP下降沿到来时，即CP由1变为0时，主触发器被封锁，无论输入信号如何变化，对主触发器均无影响，即在CP=1期间接收的内容被主触发器存储起来。同时，由于CP由0变为1，从触发器被打开，可以接收由主触发器送来的信号，触发器的输出状态由主触发器的输出状态决定。在CP=0期间，由于主触发器保持状态不变，因此受其控制的从触发器的状态也即Q、Q的值当然不可能改变。&&S2Q2C2R2Q2从触发器S1Q1C1R1Q1主触发器1JCPKDSQQDR01（1）0J、0K。设触发器的初始状态为0，此时主触发器的01KQR、01QJS，在1CP时主触发器状态保持0状态不变；当CP从1变0时，由于从触发器的12R、02S，也保持为0状态不变。如果触发器的初始状态为1，当CP从1变0时，触发器则保持1状态不变。可见不论触发器原来的状态如何，当0KJ时，触发器的状态均保持不变，即nnQQ1。逻辑功能分析&&S2Q2C2R2Q2从触发器S1Q1C1R1Q1主触发器1JCPKDSQQDR保持功能（2）0J、1K。设触发器的初始状态为0，此时主触发器的01R、01S，在1CP时主触发器保持为0状态不变；当CP从1变0时，由于从触发器的12R、02S，从触发器也保持为0状态不变。如果触发器的初始状态为1，则由于11R、01S，在1CP时将主触发器翻转为0状态；当CP从1变0时，由于从触发器的12R、02S，从触发器状态也翻转为0状态。可见不论触发器原来的状态如何，当0J、1K时，输入CP脉冲后，触发器的状态均为0状态，即01nQ。&&S2Q2C2R2Q2从触发器S1Q1C1R1Q1主触发器1JCPKDSQQDR置0功能（3）1J、0K。设触发器的初始状态为0，此时主触发器的01R、11S，在1CP时主触发器翻转为1状态；当CP从1变0时，由于从触发器的02R、12S，故从触发器也翻转为1状态。如果触发器的初始状态为1，则由于01R、01S，在1CP时主触发器状态保持1状态不变；当CP从1变0时，由于从触发器的02R、12S，从触发器状态也保持0状态不变。可见不论触发器原来的状态如何，当1J、0K时，输入CP脉冲后，触发器的状态均为1状态，即11nQ。&&S2Q2C2R2Q2从触发器S1Q1C1R1Q1主触发器1JCPKDSQQDR置1功能（4）1J、1K。设触发器的初始状态为0，此时主触发器的01R、11S，在1CP时主触发器翻转为1状态；当CP从1变0时，由于从触发器的02R、12S，故从触发器也翻转为1状态。如果触发器的初始状态为1，则由于11R、01S，在1CP时将主触发器翻转为0状态；当CP从1变0时，由于从触发器的12R、02S，故从触发器也翻转为0状态。可见当1KJ时，输入CP脉冲后，触发器状态必定与原来的状态相反，即nnQQ1。由于每来一个CP脉冲触发器状态翻转一次，故这种情况下触发器具有翻转功能。&&S2Q2C2R2Q2从触发器S1Q1C1R1Q1主触发器1JCPKDSQQDR翻转功能功能表CPJKQ波形图JK1nQ功能00nQ保持010置0101置111nQ翻转置1置0翻转保持JK触发器的次态方程式：nnnQKQJQ1集成JK触发器74LS112的引脚排列图16151413121110974LS11212345678VCCD1RD2R2CP2K2JD2S2Q1CP1K1JD1S1Q2QQ2GND·74LS112芯片中包括两个JK触发器，因此也称为双JK触发器，采用边沿触发方式。管脚排列图中的J和K是控制信号输入端；Q和Q是互非的输出端；CP是时钟脉冲输入端；SD、RD是直接置1端和置0端；字符前面的数字是区分两个触发器的标志数字。10.1.3D触发器在双稳态触发器中，除了RS触发器和JK触发器外，根据电路结构和工作原理的不同，还有众多具有不同逻辑功能的触发器。根据实际需要，可将某种逻辑功能的触发器经过改接或附加一些门电路后，转换为另一种逻辑功能的触发器。D触发器就是这样得到的。触发器之间逻辑功能的转换DDSDCPDRQQJCKQQ1CPD触发器的构成及其逻辑符号(a)电路(b)逻辑符号D触发器的功能表D1nQ功能00置011置1141312111019874LS74D触发器1234567VCCD2R2D2CPD2S2QQ2D1R1D1CPD1S1QQ1GND·管脚排列图D触发器的次态方程式：nnDQ1D触发器的状态转换图D＝1D＝101D＝0D＝0T触发器的功能表T1nQ功能0nQ保持1nQ翻转10.1.4T触发器TDSTCPDRQQJCKQQCPT触发器的构成及其逻辑符号(a)电路(b)逻辑符号T触发器具有保持和翻转两种功能。如果让T触发器的输入恒为1，则T触发器就成为T´触发器，显然，T´触发器只具有翻转一种功能。检验学习结果何谓“空翻”？造成“空翻”的原因是什么？“空翻”和“不定”状态有何区别？如何有效解决“空翻”问题？能否写出JK触发器的次态方程？能否写出JK触发器的状态真值表？本书共介绍了几类触发器？能否准确地说出各类触发器的功能？答案在书中找你能不能根据逻辑图符号来区别触发器的触发方式？10.2计数器能够记忆输入脉冲个数的电路称为计数器。计数器是时序逻辑电路中的具体应用。计数器同步计数器异步计数器······二进制计数器N进制计数器十进制计数器加法计数器减法计数器可逆计数器加法计数器减法计数器可逆计数器二进制计数器N进制计数器十进制计数器10.2.1二进制计数器3位异步二进制加法计数器Q0Q1Q21CPJCKJCKJCKQQQQQQF0F1F2RD由于3个触发器都接成了T＇触发器，所以最低位触发器F0每来一个时钟脉冲的下降沿（即CP由1变0）时翻转一次，而其他两个触发器都是在其相邻低位触发器的输出端Q由1变0时翻转，即F1在Q0由1变0时翻转，F2在Q1由1变0时翻转。CPQ0Q1Q2三位二进制异步加计数器的波形图F0每输入一个时钟脉冲翻转一次。F1在Q0由1变0时翻转。F2在Q1由1变0时翻转。实现了二分频实现了四分频实现了八分频从状态表或波形图可以看出，从状态000开始，每来一个计数脉冲，计数器中的数值便加1，输入8个计数脉冲时，就计满归零，所以作为整体，该电路也可称为八进制计数器。由于这种结构计数器的时钟脉冲不是同时加到各触发器的时钟端，而只加至最低位触发器，其他各位触发器则由相邻低位触发器的输出Q来触发翻转，即用低位输出推动相邻高位触发器，3个触发器的状态只能依次翻转，并不同步，这种结构特点的计数器称为异步计数器。异步计数器结构简单，但计数速度较慢。计数脉冲Q2Q1Q0012345678000001010011100101110111000状态转换真值表Q0Q1Q2Q3CPDCDCDCDCQQQQQQQQF0F1F2F3RDCPQ0Q1Q2Q3用上升沿触发的D触发器构成的4位异步二进制加法计数器及其波形图F0每输入一个时钟脉冲翻转一次。F1在Q0由1变0时翻转，F2在Q1由1变0时翻转，F3在Q2由1变0时翻转。3位异步二进制减法计数器Q0Q1Q2CPDCDCDCQQQQQQF0F1F2RDCPQ0Q1Q2计数脉冲Q2Q1Q0012345678000111110101100011010001000F0每输入一个时钟脉冲翻转一次，F1在Q0由1变0时翻转，F2在Q1由1变0时翻转。3个JK