DSP应用技术工程应用实例

第7章工程应用实例7.1基于C54xDSP的通用基带调制解调器的设计与实现调制解调器硬件以C54xDSP芯片为核心，包括FPGA/CPLD、可编程开关电容滤波器、A/D变换器、D/A变换器、编解码器、RS-232异步通信接口电路及时钟电路等，如图7.1所示。图7.1硬件框图接收滤波器A/DD/A发送滤波器DSPFPGA/CPLD存储器时钟电路编解码器RS-232异步接口第7章工程应用实例调制解调器软件包括异步串行口的初始化、接收、发送、卷积编码、交织、去交织、基带调制(含差分编码、格雷编码)、成形滤波、载波调制、匹配滤波、载波同步、位同步、差分解调、帧同步等。该硬件平台支持MSK、QPSK、DQPSK、π/4DQPSK等多种调制体制，也适用于语音信号、振动信号等的处理。第7章工程应用实例图7.2发送功能框图用户数据RS-232异步接口用户数据缓冲区编码交织双比特数据分组星座图映射(I，Q)成形滤波载波调制D/A滤波调制波形第7章工程应用实例图7.3接收功能框图抗混叠滤波放大A/D接收基带信号预处理正交解调匹配滤波载波同步位同步帧同步去交织解调译码接收数据缓冲区RS-232异步接口用户数据第7章工程应用实例图7.4载波同步模块图数字低通RQ数字低通/2/4数字低通RI数字低通数字VCO－/4环路滤波器接收信号第7章工程应用实例7.2飞行测控系统中无线基带DQPSK调制解调器的研制图7.5硬件组成框图滤波射频部分基带DQPSK接收信号放大A/D基带DQPSK发送信号D/A滤波放大8251MAX232数据终端TXDRXDRAM电平转换程序存储器FPGA下载口ROMTMS320VC5402DSP电源复位时钟主机接口仿真器接口第7章工程应用实例系统由三大部分组成。第一部分是数字信号处理部分，实现对信号的调制解调及信道编解码等，它由DSP芯片及基本外围电路组成，DSP芯片采用的是TMS320VC5402，外围电路包含：程序存储器，采用的是TMS27C512芯片，用于固化程序代码；电平转换电路，采用74AC16245芯片，实现DSP芯片外部接口逻辑电平(3.3V)和其他器件的接口逻辑电平(5V)的转换；电源电路，采用TPS7333和TPS7301芯片，分别实现5V→3.3V和5V→1.8V的DC-DC转换，产生的1.8V和3.3V电源分别给DSP芯片的内核和外部接口供电；复位电路采用MAXIM公司的MAX706ESA芯片，用于整个系统的复位。第7章工程应用实例第二部分是数字逻辑控制部分，实现系统各部分的时序控制和逻辑控制，如对主时钟分频，产生各部分所需的时钟频率，产生读写、使能信号和地址解码等。本部分主要采用了ALTERA公司的FPGA芯片EPF10K20。第7章工程应用实例第三部分是接口部分，由两种接口组成。第一种接口是基带信号接口，含收发两路，直接与射频部分连接。接收部分的功能是对接收的基带信号进行预处理和量化，主要由滤波电路(MAX295EWE)、放大电路(TL084)、模数转换电路(AD7862)组成。发送部分主要由数模转换电路(AD8582)、滤波电路(MAX295EWE)和放大电路(TL084)组成。第二种接口是数据终端接口，采用通用并/串转换接口芯片Intel8251A和MAX232EESE芯片，后者实现TTL电平和RS-232电平(±12V)之间的转换。第7章工程应用实例1.信号流程(1)接收信号流程由射频部分送来的基带DQPSK调制信号(f0=7.2kHz)，进入带通滤波器MAX295EWE，滤除带外噪声，然后进入运算放大器(TL084)放大至适当电平(0～3V变化范围)。放大后的信号由模数转换器AD7862进行量化，量化后的数据进入DSP芯片，通过软件编程进行DQPSK解调、维特比译码和解交织等，得到原始信息码。DSP将该信息码送给Intel8251A，转化成9.6kb/s的UART数据流，最后经MAX232EESE转变成RS-232电平(±12V)送往数据终端。第7章工程应用实例(2)发送信号流程由数据终端送来的RS-232UART数据流(9.6kb/s)，经MAX232转变成TTL电平，进入Intel8251A形成并行数据，作为原始信息码，进入DSP芯片，进行卷积编码、交织编码和正交DQPSK调制，然后进入数模转换器AD8582，输出信号由滤波器MAX295EWE进行限带后由放大器(TL084)放大至适当幅度，送至射频部分。第7章工程应用实例2.硬件原理图说明图7.6～7.9是用于飞行测控的无线基带DQPSKMODEM实际应用电路的整套原理图。该系统的数据速率为9600b/s，调制方式为DQPSK。该四张图所描述的电路的功能分别介绍如下：(1)图7.6是DSP主系统及部分外围电路，主要包含：①DSP芯片(TMS320VC5402)，整个系统的核心，负责对通信信号的处理，如调制解调、信道编译码、滤波、均衡等；②TMS27C512程序存储器，用于装载DSP程序代码；③MAX706ESA，硬件复位电路。第7章工程应用实例图7.6DSP主系统及部分外围电路第7章工程应用实例图7.6DSP主系统及部分外围电路第7章工程应用实例(2)图7.7是模拟输入输出通道电路，主要包含：①AD7862(A/D电路)，完成模数转换的功能；②AD8582(D/A电路)，完成数模转换的功能；③MAX295EWE(数字滤波电路)，对接收和发送的基带信号分别进行滤波；④TL084(运放电路)，对接收和发送的基带信号分别进行放大。第7章工程应用实例图7.7模拟输入/输出通道电路DB07DB18DB29DB310DB411DB512DB613DB714DB815DB916DB1017DB1118A/B20CS19LDA4LDB21RST6MSB5VREF23VOUTA1VOUTB24VDD22GND3AGND2U7AD8582CLK3V-4opout5opin6out11GND12V+13IN14U8MAX295EWECLK3V-4opout5opin6out11GND12V+13IN14U9MAX295EWECLK3V-4opout5opin6out11GND12V+13IN14U10MAX295EWED0D1D2D3D4D5D6D7D8D9D10D11D0D1D2D3D4D5D6D7D8D9D10D11321411U12ATL084567U12BTL0841098U12CTL084121314U12DTL084AVCCAVCCAVCCAVCCAVCCCLKFLTDACLKFLTAD+2.5VAVCC3R920K3R1120K3R1210K3R310k3R210k3R15k3R1310k3R8A0DACSLDDAVCCGNDADCSRDADINTADSTARTTITQ+3C40.33+3C10.33RXBD[0..11]D[0..11]RESETRIADD[0..11]DB015DB114DB213DB312DB411DB510DB69DB76DB85DB94DB103DB112VA125VA218VB126VB217A020CS21RD22BUSY23VREF19CONVST8GND7AGND16AGND27VDD24NC1NC28U11AD78623C50.13C60.13C70.13C80.13C90.13C100.1AVCCGND+2.5V3C20.223R730kAVCC+2.5VRXBCLKFLTADL13R610k3R510k3R45k+2.5V3C3L23R10TQTICLKFLTDARD3R1410K3R1510K3R1610K3R1710K3R1810K3R1910K3R2010K3R2110KAVCCAVCCAVCC+2.5V3R2220K3C111u3R23AVCC3R24AVCC3R25AVCC第7章工程应用实例(3)图7.8是数据终端接口电路，主要包含：①Intel8251A，实现并行数据与串行数据的转换，并产生UART数据格式，完成与数据终端的数据交换。②MAX232EESE(串行口电平转换芯片)，实现TTL电平与RS-232电平之间的转换；③TPS7301和TPS7333，其功能是产生DSP芯片所需电源，分别产生1.8V和3.3V直流电源，供给DSP芯片的内核和外部接口。④SN74HC04(非门逻辑电路)，对12.8MHz的输入时钟信号(由射频系统的温补晶振提供)进行放大整形；第7章工程应用实例图7.8数据终端接口电路R1IN13R2IN8T1IN11T2IN10GND15V+2V-6VCC16R1OUT12R2OUT9T1OUT14T2OUT7C1+1C1-3C2+4C2-5U13MAX232EESE(16)4C100.14C110.14C90.14C80.1RXDCZRXDTXDTXDCZDGNDDGNDVCCVCCD[0..11]D0D1D2D3D4D5D6D7CSSIOWRRDA0RSSIOCLK8251TXDRXDTRDYRRDY4R25K4R15KVCCCLKSIOVCC4C10.1GND4VCC26D027TxD19D128D21TxRDY15D32TxCLK9D45TxEMPT18D56D67RxD3D78RxRDY14CS11RxCLK25RD13SYNDET16WR10C/D12DSR22DTR24CLK20CTS17RESET21RTS23U148251VCCAVCCL3+4C2100u+4C3100uCZ4CLK-12.8M4C70.14R324KVCC4R433K34U18BSN74HC04CLKCLK56U18CSN74HC0412VCC14GND7U18ASN74HC0498U18DSN74HC041110U18ESN74HC041312U18FSN74HC04+4C533u4C40.1VCC+5VGNDTXDCZRXDCZTIRXBTITQTQ4R5240KGND1/EN2IN3IN4OUT5OUT6SENSE7/RS8U16TPS73334C60.1VCC3.3V+4C1333uGND1/EN2IN3IN4OUT5OUT6SENSE7/RS8U17TPS7301VCC4C120.14R6240K4R788K4R8169K1.8V+5V+5VL4L5VCC12345678CZ3第7章工程应用实例(4)图7.9是系统逻辑控制及信道译码接口电路，主要包含：①FPGA芯片EPF10K20(大规模可编程逻辑器件),负责整个系统的时序产生和逻辑控制，如时钟分频、地址译码、控制信号产生等；②EPC1(EPROM)，用于装载FPGA芯片EPF10K20的程序代码；③74AC16245，实现DSP芯片接口电平(3.3V)与其他外围电路接口电平(5V)之间的转换；④Q1900(卷积编码Veterbi译码芯片)，实现信道的译码功能。第7章工程应用实例图7.9系统逻辑控制及信道译码接口电路第7章工程应用实例图7.9系统逻辑控制及信道译码接口电路第7章工程应用实例7.3超短波数据通信系统中无线基带π/4QPSK调制解调器的研制图7.10～7.15是一个用于超短波数据通信的无线基带MODEM实际应用电路的整套原理图。该系统数据速率为9600b/s，调制方式为π/4QPSK。该六张图所描述的电路的功能分别介绍如下：(1)图7.10是DSP主系统，主要包含DSP芯片TMS320VC5416，它是整个系统的核心，负责对通信信号的处理，即调制解调、信道编译码、滤波、均衡等；第7章工程应用实例图7.10DSP主系统第7章工程应用实例图7.10DSP主系统第7章工程应用实例(2)图7.11是DSP系统外围电路，主要包含：①39LF400(FlashROM)，用于装载DSP程序代码；②MAX706R，硬件复位及看门狗电路；③74LCX245，实现DSP芯片接口电平(3.3V)与其他外围电路接口电平(5V)之间的转换。第7章工程应用实例图7.11DSP系统外围电路FlashRA、硬件复位看门狗和电平转