数字电子技术复习题汇总

1第1章填空题（每空2分）1．数制转换：（011010）2=（）10=（）8=（）16。2．数制转换：（35）10=（）2=（）8=（）16。3．数制转换：（251）8=（）2=（）16=（）10。4．数制转换：（4B）16=（）2=（）8=（）10。5．数制转换：（69）10=（）2=（）16=（）8。6．将二进制数转换为等值的八进制和十六进制数（10011011001）2=（）8=（）16。7．将二进制数转换为等值的八进制和十六进制数（1001010.011001）2=（）8=（）16。第2章一、填空题（每空2分）1．逻辑函数YABAB，将其变换为与非-与非形式为。2．逻辑函数YABABC，将其变换为与非-与非形式为。3.将逻辑函数ACBCABY化为与非-与非的形式，为。4．逻辑函数YAABC，化简后的最简表达式为。5．逻辑函数YABAB，化简后的最简表达式为。6．逻辑函数YABCAB，化简后的最简表达式为。7.逻辑函数YABABAB，化简后的最简表达式为。二、选择题1．下面逻辑等式中，正确的是。A.1AAB.0AAC.AAA2．下面逻辑等式中，正确的是。A.1AAB.0AAC.AAA3．下面逻辑等式中，正确的是。A.1AAB.1AAC.AAA4．下面逻辑等式中，正确的是。A.AAAB.1AAC.0AA5．逻辑函数式YAB，可变换为。A.YABB.()YABC.()YAB6．逻辑函数式YAB，可变换为。A.()YABB.YABC.()YAB7．逻辑函数式YAB，可变换为。2A.()YABB.()YABC.()YAB8．图示逻辑电路输出的逻辑式为。A.()YABABB.()YABABC.()YABABD.()YABAB三、逻辑函数的化简与变换（每题10分）1．用公式化简法将逻辑函数()YABCABCABC化为最简与或式。解：()YABCABCABC()ABCBCABCABCABCABCABCABCABABA2．用公式化简法将逻辑函数YACABCACDCD化为最简与或式。解：YACABCACDCD()()ACBCCADD()()ACBCADACABACCD()ACCABCDAABCDACD3.用卡诺图化简法将函数(,,,)(0,1,2,5,8,9,10,12,14)YABCDm化为最简与或式。YADBCBDACD34.用卡诺图化简法将函数(,,,)(0,1,2,3,4,6,8,9,10,11,14)YABCDm化为最简与或式。解：YBADCD5．将逻辑函数YABBCAC化为与非-与非形式，并画出由与非门组成的逻辑电路图。解：YABBCAC()ABBCAC()()()ABBCAC逻辑图6．将逻辑函数()YABCABCABC化为与非-与非形式，并画出由与非门组成的逻辑电路图。解：()YABCABCABCABCABCABCABCABCABACBCABC()ABACBCABC()()()()ABACBCABC逻辑图4第3章1．在图示门电路中，已知输入端A、B的电压波形，试画出各输出端的电压波形。2．在图示门电路中，已知输入端A、B的电压波形，试画出各输出端的电压波形。3．在图示门电路中，已知输入端A、B的电压波形，试画出各输出端的电压波形。54．在图示门电路中，已知输入端A、B的电压波形，试画出各输出端的电压波形。第4章组合逻辑电路一、填空题（每空2分）1、根据逻辑功能的不同特点，可将数字电路分成两大类：一类称为组合逻辑电路，另一类称为电路。2、在组合逻辑电路中，任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态，这就是组合逻辑电路在逻辑功能上的共同点。3、数字电路中的编码器分为普通编码器和优先编码器，而74HC148属于典型的8线-3线。4、在数字信号的传输过程中，要从一组输入数据中选出某一个数据作为输出，这种数字电路称。5、加法器分为半加器和全加器，74LS183内部集成有个全加器。6、完成两个多位数值比较大小的逻辑电路称。7、BCD七段显示译码器7448中的LT的功能是输入端。68．采用四位比较器对两个四位数进行比较时，首先比较位。9．两个二进制数相加时，不考虑低位的进位信号是加器。10．不仅考虑两个二进制数相加，而且还考虑来自低位的进位信号相加的运算电路，称为。二、选择题（每题2分）1、以下各电路中属于组合逻辑电路的是。A.触发器B.计数器C.寄存器D.译码器2、能完成优先编码功能的逻辑器件为。A.7448B.74HC138C.74LS147D.74HC1483、当几个输入信号同时出现时，只对其中优先权最高的一个信号进行编码，这种逻辑器件称。A.优先编码器B.普通编码器C.译码器D.数据选择器4、能够比较两个数值大小的逻辑器件称。A.优先编码器B.数值比较器C.译码器D.数据选择器5、能够完成两个数值相加的逻辑器件称。A.优先编码器B.数值比较器C.加法器D.数据选择器6、图示逻辑符号为。A.半加器B.数值比较器C.全加器D.数据选择器7、能够完成译码功能的逻辑器件称。A.译码器B.数值比较器C.加法器D.数据选择器8、图示逻辑功能示意图符号为。A.半加器B.数值比较器C.8线—3线编码器D.3线—8线译码器9、BS201显示数码管属于。A.LED显示B.LCD显示C.点阵显示D.数据存储器10、数据选择器的功能是。A.从一组数据中选出某一个B.将一组数据求和C.将两组数据进行比较大小D.对数据进行译码7四、设计题（每题10分）1、用与非门设计四变量的多数表决电路。当输入量A、B、C、D中有3个或3个以上为1时，输出为1，输入为其它状态时，输出为0。（要求有真值表、逻辑表达式、电路图）。1、解：1）根据题目要求列写真值表如下2）由真值表写出逻辑表达式并化简。YABCDABCDABCDABCDABCDABCABDACDBCD将上式化为与非-与非的形式(()()()())YABCABDACDBCD根据上式画出逻辑图如图所示。2、画出用3线—8线译码器74HC138（如图所示）和门电路下多输出逻辑函数的逻辑图。1YAC2YABCABCBC3YBCABC82、解：1）将输入变量A、B、C分别接到74HC138的输入端2A、1A、0A上，在其输出端07YY便给出了三变量全部7个最小项的反相输出端07mm。2）将给定的函数1Y、2Y、3Y化为07mm的表达式，则得到1575757(,,)()()YABCACABCABCmmmmYY21347(,,)YABCABCABCBCABCABCABCABCmmmm13471347()()mmmmYYYY3046(,,)YABCBCABCABCABCABCmmm046046()()mmmYYY3）根据上式可画出电路如图所示。3、用8选1数据选择器74HC151（如图所示）实现逻辑函数：YACDABCDBCBCD3、解:1）74HC151的输出逻辑表达式为：210021012102()()()YAAADAAADAAAD210321042105()()()AAADAAADAAAD21062107()()AAADAAAD92）将给定的逻辑函数式化成与上式对应的形式，得到()0()()()1YABCABCDABCDABC()()0()1()1ABCDABCABCABC3）令74HC151的输入为：2AA、1AB、0AC；050DD、3671DDD、14DDD、2DD。4）电路图如下图所示，74HC151的输出Y就是要产生的逻辑函数。第5章触发器一、填空题（每空2分）1、能够存储的基本单元电路统称为触发器。2、为了实现记忆1位二值信号的功能，触发器必须具备以下两个基本特点：第一要具有两个能自行保持的，用来表示逻辑状态的0和1，或二进制数的0和1；第二要在触发信号的操作下，根据不同的输入信号可以置成1或0状态。3、触发器按逻辑功能不同可分为：触发器、触发器、触发器、触发器和T触发器。4、SR触发器的特性方程为：,约束条件为：。5、T触发器的特性方程为。6.JK触发器的特性方程为。7、D触发器的特性方程为。8、触发器逻辑功能的常用描述方法有：特性表、方程和转换图。9、使JK触发器的J=K，就构成了触发器。10、脉冲边沿触发的触发器要比电平触发的触发器可靠性。二、选择题（每题2分）1、以下各电路中属于时序逻辑电路的是。10A.编码器B.计数器C.数值比较器D.译码器2、下列触发器的特性方程中有约束条件的触发器是。A.JK触发器B.SR触发器C.D触发器D.T触发器3、主从JK触发器是在CLK的进行状态翻转。A.上升沿B.下降沿C.高电平D.低电平4、特性方程为*QQ触发器为。A.D触发器B.T触发器C.JK触发器D.T触发器5、下列不同结构的触发器中，可靠性最高的是。A.SR锁存器B.电平触发的触发器C.脉冲触发的触发器D.边沿触发的触发器6、触发器异步清零端的符号位。A.DRB.DSC.QD.Q7、触发器异步置数端的符号位。A.DRB.DSC.QD.Q8、一个触发器能存储位二进制数。A.1B.2C.3D.49、触发器是构成电路的基本单元。A.组合逻辑B.时序逻辑C.加法器D.译码器10、触发器的次态*Q是指触发器的。A.上一个状态B.现在的状态C.下一个状态D.不好确定的状态三、画图题（每题10分）1、时钟CP及输入信号D的波形如图所示,试分别画出下列触发器输出端1Q和2Q的波形,设各触发器输出端Q的初始状态为0（注意触发器状态翻转时刻）。11解：3、试画出图示触发器Q1的输出波形(设触发器的初态为0)。3、解：1）由图可知，11*QDQ，且触发器在CP的上升沿状态翻转，触发器的初态为0。122）Q1的波形如图所示。4、试画出图示触发器的输出波形(设触发器的初态为0)。4、解：1）由图可知，J=K=A，22222*QJQKQAQAQ，且触发器在CP的下降沿状态翻转，触发器的初态为0。2）根据A的波形和Q2的初态，画出Q2的波形如图所示。5、试画出图示触发器的输出波形(设触发器的初态为0)。135、解：1）由图可知，JA，KA，由33333*QJQKQAQAQA，且触发器在CP的上升沿状态翻转，触发器的初态为0。2）根据A的波形和Q3的初态，画出Q3的波形如图所示。CPQ3A第六章时序逻辑电路一、填空题(每空2分)1、电路在某一时刻的输出不仅取决于该时刻电路的输入，而且还取决于前一时刻电路的状态，这种数字电路逻辑电路，因此时序电路具有性。2、时序逻辑电路通常由和组成。3、时序逻辑电路的逻辑功能通常可、、、波形图、文字说明等方式描述。4、常用时序逻辑电路可分为和计数器两大类。5、时序逻辑电路按动作特点可分为时序逻辑电路和异步时序逻辑电路两大类。6、在时序电路中，凡是被利用了的状态被称为；由有效状态所构成的循环被称为。14