第五章-触发器

《数字电子技术基础》第五版第五章触发器《数字电子技术基础》第五版5.1概述触发器(Flip-Flop):存储1位二值信号的基本单元电路.特点：1.具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1，或二进制数的0和1；学习要点：掌握：①触发器逻辑功能；②动作特点及其与电路结构的关系；③基本SR触发器的电路结构了解：其它触发器的电路结构2.在触发信号的操作下，根据不同的输入信号可以置成1或0状态。《数字电子技术基础》第五版1.按逻辑功能分类：SR触发器，JK触发器，T触发器，D触发器等2.触发方式分类：电平触发，脉冲触发，边沿触发触发器分类：3.根据存储数据的原理分类：静态触发器（靠电路状态的自锁存储数据）（本章介绍）动态触发器（通过在MOS管栅极输入电容上存储电荷来存储数据）《数字电子技术基础》第五版5.2SR锁存器(Set-ResetLatch)一、用或非门组成的锁存器复位端置位端用或非门组成的锁存器高电平有效SR锁存器：各种触发器电路的基本构成部分。《数字电子技术基础》第五版0000001110011011010001101100①1110①*QQRSDD锁存器的特性表初态次态置1置0维持不定01101状态10010状态110000维持状态变量1,010,10110.DDQQQQSR定义：为“”状态为“”状态：置位端或置输入端：复位端或置工作原理输入端1*20.DDDDSRQSR和的“”信号同时消失后，不定所以约束条件正常工作下，应遵循的约束条件。《数字电子技术基础》第五版二、用与非门组成的锁存器复位端置位端用与非门组成的锁存器低电平有效1100111101010111100010100001①0011①*DDSRQQ约束条件：SDRD=0动作特点：任何时刻，输入都能直接改变输出的状态锁存器的特性表直接置位、复位锁存器《数字电子技术基础》第五版三、SR锁存器的特点约束条件：SDRD=0动作特点：任何时刻，输入都能直接改变输出的状态直接置位、复位锁存器直接置位复位锁存器《数字电子技术基础》第五版例5.2.1：10同为同时为和QQRSDD,首先回到高电平《数字电子技术基础》第五版5.3电平触发的触发器一、电路结构与工作原理0XX000XX1110000100111100111011101001011011101*11111**QQRSCLK输入控制电路SR锁存器101时钟信号电平触发SR触发器（同步SR触发器）置1置0维持不定《数字电子技术基础》第五版带异步置位、复位端的电平触发SR触发器异步置位端异步复位端正常工作时应使SD’和RD’处于高电平异步置位和复位时应使CLK=0《数字电子技术基础》第五版二、电平触发方式的动作特点（1）只有当CLK变为有效电平时，触发器才能接受输入信号，并按照输入信号将触发器的输出置成相应的状态。（2）在CLK=1的全部时间里，S和R状态的变化都可能引起输出状态的改变。在CLK回到0以后，触发器保存的是CLK回到0以前瞬间的状态。1CLKQQSR在期间，和可能随、变化多次翻转缺点：降低了触发器的抗干扰能力《数字电子技术基础》第五版例5.3.1：已知电平触发SR触发器的输入信号波形，试画出Q和Q`端的电压波形。设触发器的初始状态为Q=0.干扰脉冲《数字电子技术基础》第五版三、电平触发的D触发器（D型锁存器）CLKDQQ*0X000X111000101011011111特性表电平触发的D触发器适应单端输入信号的需要跟随D变化保持《数字电子技术基础》第五版三、电平触发的D触发器（续）1导通截止=D0导通截止用CMOS传输门组成的电平触发D触发器透明的D型锁存器例5.3.2：设触发器的初始状态为Q=0，画出Q和Q`端的电压波形。保存状态自锁的闭合回路《数字电子技术基础》第五版5.4脉冲触发的触发器一、电路结构与工作原理提高可靠性，要求每个CLK周期输出状态只能改变1次1主从SR触发器开启1封锁翻转保持0封锁开启翻转(1)1,(2)clkSclkRclk时，“主”按翻转，“从”保持下降沿到达时，“所以每个主”保持，“从”根周期，输出状据“主”态只可能的状态翻转改变一次保持《数字电子技术基础》第五版XXXX0000001110011011010001101101*1111**QQRSCLKnQ延迟输出电路输出状态的变化发生在CLK信号的下降沿。克服了电平触发器在CLK=1期间多次翻转的问题。CLK高电平有效的脉冲触发特性主从SR触发器的特性表仍需遵守SR=0的约束条件。《数字电子技术基础》第五版状态改变2次例5.4.1，设触发器的初始状态为Q=0.根据CLK=1期间S和R的状态画出根据CLK下降沿到达时Qm和Q·m的状态画出《数字电子技术基础》第五版1*SRQ可解除约束，时，也是确定的2主从JK触发器反馈线CLK=1期间，主触发器只能翻转一次：由于Q和Q‘接回到输入门上，在Q=0时，主触发器只能接受置1输入信号，在Q=1时，主触发器只能接受置0信号。《数字电子技术基础》第五版1,1(1)1,001111JKclkQQclkQ若则“主”保持，“主”后，“从”置：时，10(3)01JKclkQclkQQQ“主”保持后，“从”保持:若则时，1,0()0(4),111QclkQQJKcQlk若则“主”置后，“从”翻转:若则“主”置若则时，(2)0,11100000QcJKclklkQQ，“主”后，“从”置：，“主”保持若则时，翻转011011置1置11010置0置0《数字电子技术基础》第五版(5)主从JK触发器的特性表XXXX00000011100110110100011011011110*QQKJCLK*QXXXX0000001110011011010001101101*1111**QQRSCLK*Q不定翻转(6)具有多输入端的主从JK触发器《数字电子技术基础》第五版例5.4.2，设触发器的初始状态为Q=0.《数字电子技术基础》第五版二、脉冲触发方式的动作特点分两步动作：第一步：CLK=1期间，主触发器接收信号，从触发器保持；第二步：CLK下降沿到来时，“从”按“主”的状态翻转。所以，输出状态只能改变一次。主从SR触发器：“主”为同步SR，CLK=1期间，输入信号对“主”都起控制作用。主从JK触发器：CLK=1期间，“主”只能翻转一次。主从结构触发器：必须考虑CLK=1期间输入状态的全部变化过程，才能确定CLK下降沿到达时触发器的次态。《数字电子技术基础》第五版例5.4.3，初始状态为Q=0《数字电子技术基础》第五版5.5边沿触发的触发器提高可靠性一、电路结构与工作原理1用两个电平触发D触发器组成的边沿触发器增强抗干扰能力次态仅取决于CLK信号下降/上升沿到达时刻输入信号的状态《数字电子技术基础》第五版利CMOS传输门组成的边沿触发器121342(1)0FFTGTGQDclkTGTG通，截时，截，通保持12134FF(2)=DTGTGDclkTGTGQ截，通保持后，通，截列出真值表)4(XXX0X01X1*QQDCLKQ上升沿触发《数字电子技术基础》第五版带有异步置位、复位端的CMOS边沿触发D触发器边沿触发方式次态仅取决于CLK信号下降/上升沿到达时输入的逻辑状态提高了抗干扰能力提高了电路的工作可靠性动作特点：《数字电子技术基础》第五版2维持阻塞触发器维持阻塞结构边沿触发SR触发器置1维持线置0维持线置1阻塞线置0阻塞线《数字电子技术基础》第五版3利用门电路传输延迟时间的边沿触发器利用门电路传输延迟时间的边沿触发器SR锁存器输入控制门《数字电子技术基础》第五版5.6触发器的逻辑功能及其描述方法5.6.1触发器按逻辑功能的分类逻辑功能不同的原因输入方式不同（单端，双端输入）；次态（）随输入变化的规则不同；几种类型SR触发器JK触发器T触发器D触发器*Q《数字电子技术基础》第五版一、SR触发器*0QSRQSRQSRQSRQSRSRQSR0000001110011011010001101101*1111**SRQQ1.定义凡在时钟信号作用下，具有如下功能的触发器称为SR触发器2.特性方程《数字电子技术基础》第五版3.状态转换图4.符号《数字电子技术基础》第五版二、JK触发器1.定义凡在时钟信号作用下，具有如下功能的触发器称为JK触发器2.特性方程00000011100110110100011011011110*QQKJ*QJQKQ《数字电子技术基础》第五版3.状态转换图4.符号《数字电子技术基础》第五版三、T触发器1.定义T=1时，每来一个时钟信号，状态翻转一次；T=0时，时钟信号到达后，状态不变2.特性方程000010101110*QQT*QTQTQ《数字电子技术基础》第五版3.状态转换图4.符号《数字电子技术基础》第五版四、D触发器1.定义2.特性方程000010101111*DQQ凡在时钟信号作用下，具有如下功能的触发器称为D触发器*QD《数字电子技术基础》第五版3.状态转换图4.符号《数字电子技术基础》第五版五、JK、SR、T触发器的特性比较JK触发器的逻辑功能最强将JK触发器用作SR、T触发器目前生产的触发器定型产品中只有JK触发器和D触发器两类《数字电子技术基础》第五版5.6.2触发器的电路结构和逻辑功能、触发方式的关系电路结构和逻辑功能同一种电路结构形式可以接成不同逻辑功能的触发器；同一逻辑功能的触发器可用不同的电路结构实现；电路结构和逻辑功能之间不存在固定的对应关系！电路结构和触发方式同步SR结构………………电平触发主从SR结构………………脉冲触发D触发器结构………………边沿触发维持阻塞结构………………边沿触发门电路传输延迟时间结构………………边沿触发触发方式是由电路结构决定！《数字电子技术基础》第五版5.7触发器的动态特性5.7.1SR锁存器的动态特性一、门电路的平均传输延迟时间二、输入信号宽度三、传输延迟时间2Wpdtt2PLHpdPHLpdttttpdt《数字电子技术基础》第五版5.7.2电平触发SR触发器的动态特性一、输入信号宽度二、传输延迟时间()2WSCLKpdtt23PLHpdPHLpdtttt《数字电子技术基础》第五版5.7.3主从触发器的动态特性一、建立时间：输入信号先于CLK动作沿到达的时间二、保持时间2setpdttHftt《数字电子技术基础》第五版三、传输延迟时间四、最高时钟频率(max)1/(6)Cpdft34PLHpdPHLpdtttt《数字电子技术基础》第五版5.7.4维持阻塞触发器的动态特性一、建立时间二、保持时间2setpdttHLpdtt《数字电子技术基础》第五版三、传输延迟时间四、最高时钟频率(max)1/(6)Cpdft32PHLpdPLHpdtttt《数字电子技术基础》第五版触发器结构总结结构名称动作特点（触发条件）备注基本任何时刻抗干扰能力很差,可控性差同步CLK=1或0期间一般,可能多次变化主从CLK的边沿较好,主触发器抗干扰能力差边沿CLK边沿:上升/下降沿抗干扰能力强,可控性最好《数字电子技术基础》第五版作业：5.15.25.55.105.115.125.165.175.18（去掉C1左边的小三角）5.19(2,3)5.26