DSP2812寄存器详解

GPTCONA(通用定时器全局控制寄存器A)名称地址占用地址空间（16bit）描述EVAGPTCONA0x74001通用定时器全局控制寄存器AT1CNT 0x7401 1 定时器1 T1CMPR 0x7402 1 定时器1 T1PR 0x7403 1 定时器1 T1CON 0x7404 1 定时器1 T2CNT 0x7405 1 定时器2 T2CMPR 0x7406 1 定时器2 T2PR 0x7407 1 定时器2 T2CON 0x7408 1 定时器2 EXTCONA 0x7409 1 扩展控制寄存器A COMCONA 0x7411 1 比较控制寄存器A CAPFIFOA 0x7422 1 捕捉单元FIFO CAP1FIFO 0x7423 1 2级深度FIFO1 堆栈 CAP2FIFO 0x7424 1 2级深度FIFO2 堆栈 CAP3FIFO 0x7425 1 2级深度FIFO3 堆栈 CAP1FBOT 0x7427 1 FIFO1 CAP2FBOT 0x7428 1 FIFO2 CAP3FBOT 0x7429 1 FIFO3 EVAIFRA 0x742C 1 中断标志寄存器A EVAIFRB 0x742D 1 中断标志寄存器B EVAIFRC 0x742E 1 中断标志寄存器C EVAIMRA 0x742F 1 中断屏蔽寄存器A EVAIMRB 0x7430 1 中断标志寄存器B EVAIMRC 0x7431 1 中断标志寄存器C EVBGPTCONB 0x7500 1 通用定时器全局控制寄存器B T3CNT 0x7501 1 定时器3 T3CMPR 0x7502 1 定时器3 T3PR 0x7503 1 定时器3 T3CON 0x7504 1 定时器3 T4CNT 0x7505 1 定时器4 T4CMPR 0x7506 1 定时器4 T4PR 0x7507 1 定时器4 T4CON 0x7508 1 定时器4 EXTCONB 0x7509 1 扩展控制寄存器B COMCONB 0x7511 1 比较控制寄存器B ACTRB 0x7513 1 比较操作控制寄存器B DBTCONB 0x7515 1 死区定时器控制寄存器B CMPR4 0x7517 1 比较寄存器4 CMPR5 0x7518 1 比较寄存器5 CMPR6 0x7519 1 比较寄存器6 CAPCONB 0x7520 1 捕捉单元控制寄存器B CAPFIFOB 0x7522 1 捕捉单元FIFO状态寄存器B CAP4FIFO 0x7523 1 2级深度FIFO4 堆栈 CAP5FIFO 0x7524 1 2级深度FIFO5 堆栈CAP6FIFO 0x7525 1 2级深度FIFO6 堆栈CAP4FBOT 0x7527 1 FIFO4栈底寄存器 CAP5FBOT 0x7528 1 FIFO5栈底寄存器 CAP6FBOT 0x7529 1 FIFO6栈底寄存器 EVBIFRA 0x752C 1 中断标志寄存器AEVBIFRB 0x752D 1 中断标志寄存器B EVBIFRC 0x752E 1 中断标志寄存器C EVBIMRA 0x752F 1 中断屏蔽寄存器A EVBIMRB 0x7530 1 中断屏蔽寄存器B EVBIMRC 0x7531 1 中断屏蔽寄存器C15 14 13 12 11 10 9 8 Reserved T2STAT T1STAT T2CTRIPE T1CTRIPE T2TOADC T1TOADC  7 6 5 4 3 2 1 0T1TOADC TCOMPOE T2CMPOE T1CMPOE T2PIN T1PINGPTCONA功能定义位(Bit)名称功能描述15 Reserved Reserved 14 T2STAT 通用定时器2的状态0－递减计数1－递增计数 13 T1STAT 通用定时器1的状态0－递减计数1－递增计数12 T2CTRIPE T2CTRIP使能位，使能或禁止定时器2 的比较输出。当EXTCON (0)=1 时该位激活;当EXTCON=0 时该位保留。0 禁止T2CTRIP，T2CTPIR 不影响定时器2 的比较输出、GPTCDN(5)或PDPINTA  标志。1 使能T2CTRIP,定时器2 变为高阻状态，GPTCON ( 5 )变为0, PDPINT 标志置1。 11 T1CTRIPE T1CTRIP使能位，使能或禁止定时器1的比较输出。当EXTCON (0)=1时该位激活;当EXTCON=0 时该位保留。0 禁止T1CTRIP ，T1CTPIR 不影响定时器1 的比较输出、GPTCDN(4) 或PDPINTA(EVIFRA(0))标志。1 使能T1CTRIP,定时器1 变为高阻状态，GPTCON ( 4 )变为0, PDPINTA(EVIFRA(0))标志置1。10~9T2TOADC 定时器2事件启动ADC  00不启动ADC  01下溢中断启动ADC  10周期中断启动ADC   11比较中断启动ADC8~7T1TOADC定时器1事件启动ADC 00不启动ADC  01下溢中断启动ADC 10周期中断启动ADC  11比较中断启动ADC6 TCOMPOE 比较输出使能位，禁止或使能定时器比较输出。只有当EXTCON ( 0 ) =1 时才激活该位，当EXTCON(0)=0 时该位保留。当PDPIN/T1CTRIP 为低电平且EVIMRA(0) =1 时激活该位，它会变为0 0 定时器比较输出T1/2PWM_T1/2CMPR 为高阻; 1 定时器比较输出T 1/2PWM_T1/2CMPR 由各自的定时器比较逻辑驱动。5 T2CMPOE 定时器2比较输出使能位，使能或禁止定时器2 的比较输出T2PWM_T2CMP。EXTCON(0)=1 时激活该位，EXTCON(0)=0 时该位保留。如果T2CMPOE有效，T2CTRIP为低电平且被使能，则T2CMPOE变为0 0定时器2比较输出T2PWM_T2CMP为高阻。1 定时器2 比较输出T2PWM_T2CMP 由定时器2 比较逻辑驱动4 T1CMPOE 定时器1比较输出使能位，使能或禁止定时器1 的比较输出T1PWM_T1CMP。EXTCON(0)=1 时激活该位，EXTCON(0)=0 时该位保留。如果T1CMPOE 有效，T1CTRIP为低电平且被使能，则T1CMPOE 变为0 0定时器2 比较输出T1PWM_T1CMP 为高阻。1定时器2 比较输出T1PWM_T1CMP 由定时器1 比较逻辑驱动3~2T2PIN 定时器2比较输出极性。00 强制低01 低有效01 高有效11 强制高 1~0 T1PIN 定时器2比较输出极性。00 强制低01 低有效01 高有效11 强制高通用定时器计数寄存器(TxCNT,其中x=1,2,3,4)位名称功能描述15~0 TxCNT 定时器x当前计数值通用定时器比较寄存器(TxCMPR,其中x=1,2,3,4)位名称功能描述15~0 TxCMPR 定时器x计数的比较值 通用定时器周期寄存器(TxPR,其中x=1,2,3,4)位名称功能描述15~0 TxPR 定时器x计数的比较值 通用定时器控制寄存器(TxCON,其中x=1,2,3,4)15 14 13 12 11 10 9 8 FREE SOFT Reserved TMODE1 TMODE0 TPS2 TPS1 TPS0 7 6 5 4 3 2 1 0 T2SWT1 TENABLE TCLKS1 TCLKS0 TCLD1 TCLD0 TECMPR SELT1PR 位(Bit）名称功能描述15~14   FREE ,SOFT 仿真控制位; 00一旦仿真挂起，立即停止01一旦仿真挂起，在当前周期结束后停止10 操作受仿真挂起的影响11 操作不受仿真挂起的影响 13 Reserved Reserved 12~11  TMODE1~TMODE0 计数模式选择; 01 停止/保持01 连续增/减模式10连续增模式11定向增/减模式 10~8 TPS2~TPS0 输入时钟预定标因子: 000 X/1 100 X/16   001 X/2 101 X/32   010 X/ 4 110 X/64 011 X/8 111 X/128   (X=器件CPU 时钟频率) 7  T2SWT1 T4SWT3 T2SWT1 对应EVA(用定时器2 启动定时器1)，使用定时器2 的使能位启动定时器1。这一位在T1CON 中是保留位。T4SWT 对应EVB(定时器4 启动定时器3)，使用定时器4 的使能位启动定时器3。这一位在T3CON 中是保留位。0 使用自身的使能位。1 使用TICON的使能位(EVA.中)或T3CON的使能位(EVB中)，忽略自身的使能位 6 TENABLE 定时器使能位：0禁止定时器操作(定时器保持并且预定标因子为0 1使能定时器操作5~4TCLKS(1,0)时钟源选择：01 内部时钟01 外部时钟10 保留11 QEP 电路3~2TCLD(1,0)定时器比较寄存器装载条件：01 计数器值等于0 01 计数器值等于0 或等于周期寄存器的值10 立即11 保留1 TECMPR 定时器比较使能：0 禁止定时器比较操作1 使能定时器比较操作0 SELT1PR 在EVA 中是SELTIPR(选择周期寄存器)，当T2CON 中的此位为1，将忽略定时器2 的SELT3PR 周期寄存器，选用定时器1 的周期寄存器。这一位在T1CON 中是保留位。在EVB 中是SELT3PR(选择周期寄存器)，当T4CON 中的此位为1，将忽略定时器4 的周期寄存器，选用定时器3 的周期寄存器。这一位在T3CON 中是保留位。0选用自身周期寄存器。1选用T1PR或T3PR作为周期寄存器，忽略自身寄存器比较控制寄存器(COMCONA)15 14 13 12 11 10 9 8 CENABLE CLD1 CLD0 SVENABLE ACTRLD1 ACTRLD0 FCOMPOEPDPINTA 7 6 5 4 3 2 1 0 FCMP3OE FCMP2OE FCMP1OE Reserved Reserved C3TRIPE C2TRIPE C1TRIPE位(Bit) 名称功能描述15 CENABLE 比较使能0 禁止比较操作,所有阴影寄存器(CMPRx, ACTRA )变为透明1使能比较操作14~13 CLD1~CLD0 比较器寄存器CMPRx 重载条件00 当T3CNT=0（下溢）01 当T3CNT=0 或T3CNT=T3PR（下溢或周期匹配）10 立即11 保留，结果不可预测 12 EVENABLE 使能空间向量PWM0 禁止空间向量PWM 模式1 使能空间向量PWM 模式 11~10  ACTRLD1 ~ ACTRLD0 控制寄存器重载条件00当T3CNT=0(下溢) 01当T3 CNT=0 或T3CNT=T 3PR(即下溢或周期匹配) 10 立即11保留 9 FCMOPE 全比较输出使能位:激活该位同时使能或禁止所有的比较输出。当EXTCONA(0)=0 时该位激活;当EXTCONA(0)=1 时该位保留。当PDPINTA/T1CTRIP为低电平且EVAIFRA(0)=1时激活该位，它会变为0 0 全比较输出，PWM 1/2/3/4/5/6,处于高阻1全比较输出，PWM 1/2/3/4/5/6,由相应的比较逻辑驱动。8 PDPINTA 该位反映PDPINTA 7 FCMP3OE 全比较器3激活该位可以使能或禁止全比较器3 的输出，PWM5/6。只有当EXTCONA(0)=1时该位有效，当有效时如果C3TRIP 为低且被使能，该位复位到0 0 全比较3 输出，PWM5/6 处于高阻1 全比较3 输出，PWM5/6 由全比较3 逻辑驱动 6 FCMP2OE 全比较器2 激活该位可以使能或禁止全比较器2 的输出，PWM3/4。只有当EXTCONA(0)=1 时该位有效，当有效时如果C2TRIP 为低且被使能