TMS320281x芯片介绍

1TMS320C/F281x芯片介绍－－DSP技术－－硬件结构－－系统设计2DSP技术内涵数字信号处理技术（DigitalSignalProcessing）：包括基本理论和一些实用算法。数字信号处理器（DigitalSignalProcessor）：包括硬件系统和软件系统。3微处理器的发展与分类通用CPU：VonNeuman结构，程序和数据的存储空间合二而一；4单片机/微控制单元(MCU):除开通用CPU所具有的ALU和CU，还有存储器（RAM/ROM）寄存器，时钟，计数器，定时器，串/并口，有的还有A/D，D/A数字信号处理器(DSP)：采用硬件乘法器和Harvard结构设计标志DSP的诞生5DSP的特点哈佛结构硬件乘法/累加器并行性多种寻址模式片上测试口低功耗DSP核及延伸芯片……6Harvard结构程序与数据存储空间分开，各有独立的地址总线和数据总线，取指和读数可以同时进行，从而提高速度，目前的水平已达到20亿次浮点运算/秒（2000MFLOPS）7流水线工作模式8独立的硬件乘法器在卷积、数字滤波、FFT、相关、矩阵运算等算法中，都有A(k)B(n—k)一类的运算，大量重复乘法和累加。通用计算机的乘法用软件实现，用若干个机器周期。DSP有硬件乘法器，用MAC指令（取数、乘法、累加）在单周期内完成。910JTAG（JointTestActionGroup）标准测试接口（IEEE1149标准接口）便于对DSP作片上的在线仿真和多DSP条件下的调试。DSP外延器件的发展11定点与浮点DSP定点DSP：定点CALU和MPY；高的运算效率；丰富的种类适合不同应用选择；外延DSP和专用芯片丰富；价格便宜；定点运算包括整数运算和纯小数运算；操作数归一化管理：S1Q15及溢出管理模式浮点DSP：动态范围大得多，精度高得多16bit定点DSP96dB32bit浮点DSP1536dB宽的总线和大得多的寻址空间便于大型算法；处理能力更强，适合复杂的算法；便于高级工具软件的使用12C/F281x结构特点高性能静态CMOS技术：最高工作频率150MHz（机器周期为6.67ns）低功耗（135MHz核电压为1.8V，150MHz核电压为1.9V，I/O电压为3.3VFlash电压为3.3V支持JTAG边界扫描1314高性能32位CPU（TMS320C28x）具有2个16x16位硬件MAC单元，在单周期内可提供2次16x16位或1次32x32位的MAC操作具有哈佛型总线结构微控制操作快速的中断响应和处理统一的存储器编程模式4M的程序空间；4M的数据空间方便的编程方式（支持C/C++和汇编语言）与TMS320F/LF24xx处理器源代码兼容15片内存储器：Flash设备：多达128Kx16（4个8Kx16和6个16Kx16Flash块）ROM设备：多达128Kx16的ROM和1K的OTPROML0和L1：2块大小为4Kx16的单寻址RAM（SARAM）H0：1块大小为8Kx16的SARAMM0和M1：2块大小为1Kx16的SARAMBOOTROM具有软件加载模式标准数学表16时钟与系统控制支持动态的PLL比率变换片内振荡器看门狗定时器模块3个外部中断支持45个外设中断的外设中断扩展（PIE)功能块128位安全锁定保护Flash/ROM/OTP和L0/L1SARAM防止固件被再次使用173个32位CPU定时器电机控制外设2个时间管理器（EVA，EVB）与240xA设备兼容串口外设串行外设接口（SPI）2个串行通信接口（SCIs），标准UART增强控制器局域网（eCAN）具有SPI模式的多通道缓存串口（McBSP）1816路12位ADC2x8路输入复用器带2个采保电路单通道转换或多通道同时转换快速转换速率：80ns/12.5MSPS多达56个可以独立编程的通用功能输入输出（GPIO）引脚（复用型）优良的仿真特性分析和设置断点功能，支持实时的硬件仿真功能19开发工具包括ANSIC/C++编译器/汇编编译器/链接器支持TMS320C24x/240x的指令CCS集成编译仿真环境DSP/BIOSJTAG扫描控制器（由TI或第三方提供）评估模块支持大量由第三方提供的数字电机控制算法低功耗模式和节电性能支持空闲，等待和停止模式；可以禁止外设时钟20封装形式2812：179脚带外部存储器接口的球形BGA封装（GHH）；176脚带外部存储器接口的低剖面方形平贴（PGF）2810/2811：128脚不带外部存储器接口的低剖面方形平贴（PBK）温度选项A：－40到85摄氏度（GHH，PGF，PBK）S：－40到125摄氏度（GHH，PGF，PBK）21C28xCPU主要特点受保护的流水线：8级流水线可以阻止读写同一个存储空间。独立的寄存器空间：CPU系统寄存器不映射到数据空间，它们只能通过特殊指令或寻址模式访问。ALU单元：32位，执行2的补码的算术和布尔逻辑运算。ARAU单元：在寄存器辅助寻址模式中产生数据存储器地址。桶型移位器：对数据进行左移和右移处理硬件乘法器：执行32位x32位，结果为64位的2的补码乘法22C28xCPU结构图23CPU主要功能块程序和数据控制逻辑实时硬件仿真和可视性地址寄存器算术单元（ARAU）算术逻辑单元（ALU）预取指令队列和指令解码程序和数据的地址产生器定点MPY/ALU中断处理24CPU寄存器252627数据页指针DP和堆栈指针SPDP：在直接寻址中与指令中数据空间地址的低6位共同构成一个有效的地址。SP：用来在数据空间中设置使用软件堆栈，可以寻址数据空间低64K，当SP使用时，22位的地址的高6位被强制置零。28状态字ST0OVC/OVU:溢出计数器，根据有符号和无符号操作分别处理。PM：乘积移位模式位。V：溢出标志位。N：操作结果为负数标志位。Z：操作结果为零标志位。C：进位借位标志位。TC：位测试/控制标志位。OVM：溢出模式位SXM：符号扩展模式位。29状态字ST1ARP：辅助寄存器指针。XF：通用输入输出引脚XF的状态。M0M1MAP：M0和M1区映射模式位。OBJMODE：目标系统兼容模式位。AMODE：寻址模式位。IDLESTAT：空闲状态位。EALLOW：硬件仿真访问使能位。30LOOP：循环指令状态位。VMAP：中断向量表映射位。该位确定中断向量表被映射在存储空间的最高端还是最低端。PAGE0：PAGE0的寻址模式配置位。该位确定是用堆栈寻址还是直接寻址模式。DBGM：调试使能屏蔽位。该位可以控制调试中实时与否。IMTM：全局中断屏蔽位。该位控制全部可屏蔽中断的开与关。31CPU中断和复位中断的驱动可以通过硬件和软件两种方式。中断分为可屏蔽和不可屏蔽的。对中断处理的过程为：接受到中断请求－验证该中断请求的屏蔽性及是否被屏蔽－准备执行中断服务程序并自动保存CPU寄存器的值入系统默认堆栈－从中断向量表中找到中断服务程序人口地址并执行－遇到中断返回指令时进行CPU寄存器弹栈操作，回到中断前的程序地址开始执行。32C28x共有32个中断向量，每个向量占据两个相邻的16位地址单元。每个向量在中断向量表中都有一个固定的相对位置和优先级，如下表：33中断控制中重要的寄存器：（1）中断标志寄存器IFR：不同的位标志了不同的中断是否到来。相应位读为1说明有该位对应中断发生。对相应位写1是清除该位对应中断标志。34中断使能寄存器IER和调试中断使能寄存器DBGIER:设置不同的位对应使能不同的可屏蔽中断，此2寄存器内位分布情况相同对相应位写1为使能该位对应中断，写0是禁止该中断。35可屏蔽中断的执行过程36可屏蔽中断的执行过程37非屏蔽中断软件中断（INTR和TRAP指令）：用INTR和TRAP指令可以启动INT1-INT14,DLOGINT,RTOSINT和NMI中断。硬件中断NMI非法的指令陷阱硬件复位中断RS：可导致CPU进入复位态，所有的寄存器全部成为其缺省值。38引脚描述注意：281x的IO电压是3.3V，所有输入都与TTL电平兼容，输出为3.3V的CMOS电平；输入不耐受5V电压；需要的上拉下拉电流为100uA（或20uA)。重要的引脚说明：XA0－19：片外存储空间地址总线（2812特有）XD0－15：片外存储空间数据总线（2812特有）XMP/MC：微处理器或微计算机选项（2812特有）XHOLD,XHOLDA：片外总线挂起及应答信号。（2812特有）XWE,XRD,XR/W：片外存储空间读写信号线。（2812特有）XZCS0AND1,XZCS2,XZCS6AND7：片外存储接口中不同存储带的选中信号。（2812特有）XREADY：慢速外设等待信号。（2812特有）39X1/XCLKIN,X2,XCLKOUT：DSP时钟信号的输入输出引脚。XRS：DSP设备复位信号（输入）和看门狗定时器复位信号（输出）。TRST,TCK,TMS,TDI,TDO,EMU0,EMU1：JTAG信号。ADCINA0-7,ADCINB0-7：采保A和B分别对应的8路ADC输入。ADCREFP,ADCREFM：2种不同的ADC参考电压输出。GPIOA0－15,GPIOD0,1与EVA中信号复用引脚。GPIOB0－15,GPIOD5,6与EVB中信号复用引脚。GPIOE0－2与外部中断输入信号复用引脚。GPIOF0－3与SPI中信号复用引脚。GPIOF4,5与SCIA中信号复用引脚。GPIOG4,5与SCIB中信号复用引脚。GPIOF6,7与CAN中信号复用引脚。……40存储器映射41片内存储空间说明FlashorROM：共128Kx16M0,M1SARAM:每块大小为1Kx16，映射到程序和数据空间L0,L1,H0SARAM路：此3块分别大小为4K,4K和8K，映射到程序和数据空间BOOTROM：其中固化了用于加载用户软件的代码，还有一些标准数学表，如正弦余弦表等安全性：可以对上述存储空间进行加密保护42F2812中的Flash块地址43外部存储空间说明分为5个独立的区（zone）0,1区由XZCS0AND1选中；2区由XZCS2选中；6,7区由XZCS6AND7选中每个区都可以通过编程设置自己的等待状态。44总线说明存储器总线：包括PRB:由22根地址线和32根数据线组成；DRB,DWB:分别由22根地址线和32根数据线组成总线操作的优先顺序是：数据写程序写数据读程序读取操作数外设总线：第一类（称为外设frame2）支持16位数据访问；第二类（称为外设frame1）支持16位和32位数据访问。45其他系统结构外设中断扩展（PIE）功能块：用来对多大96个外设中断进行复用处理，也可以禁止和使能外设中断。外部中断XINT1,2,13,XNMI振荡器和PLL：281x的时钟信号可以由一个外部晶振或一个连接到片上振荡电路的晶体来提供；PLL可以支持对输入时钟的10种比率设定。看门狗定时器：为避免程序进入死循环，必须定时对看门狗计数器进行清除，在必要的时候可以禁止它。46外设时钟：可以被使能或禁止以减少功耗。低功耗模式：IDLE：CPU进入低功耗模式，此时不使用的外设时钟全部关闭。一个被使能的中断会将处理器从该状态唤醒。STANDBY：关闭CPU和外设的时钟信号，此时只有振荡器和PLL工作。一个外部中断事件会唤醒处理器和外设。HALT：关闭振荡器。此时基本关闭了该器件让它处于最低功耗状态。只有复位或XNMI会唤醒器件。47外设帧0,1,2（PFn）：281x将众多的外设分成三部分映射在数据空间中(1)PF0：XINTF,PIE,Flash,Timers,CSM(2)PF1：eCAN(3)PF2：SYS,GPIO,EV,McBSP,SCI,SPI,ADC通用功能输入/输出（GPIO）复用器：大多数外设信号都与通用功能信号进行复用的，则当该外设不用时此引脚可以用作GPIO。复位后这些引脚都默认配置为输入，用户需根据自己的需要配置每个引脚的模式。48281x中断49PIE外设中断50PIE配置和控制寄存器外部中断寄存器51系统控制