Spartan-6-系列概述

DS160(v1.6)2010年11月5日 1推进产品规范发展DS160(v1.6)2010年11月5日 推进产品规范发展©2009–2010Xilinx,Inc.XILINX,theXilinxlogo,Virtex,Spartan,ISE,andotherdesignatedbrandsincludedhereinaretrademarksofXilinxintheUnitedStatesandothercountries.PCI,PCIeandPCIExpressaretrademarksofPCI-SIGandusedunderlicense.Allothertrademarksarethepropertyoftheirrespectiveowners.Spartan-6系列概述概述Spartan®-6系列不仅拥有业界领先的系统集成能力，同时还能实现适用于大批量应用的最低总成本。该系列由13个成员组成，可提供的密度从3,840个逻辑单元到147,443个逻辑单元不等。与上一代Spartan系列相比，该系列功耗仅为其50%，且速度更快、连接功能更丰富全面。Spartan-6系列采用成熟的45nm低功耗铜制程技术制造，实现了性价比与功耗的完美平衡，能够提供全新且更高效的双寄存器6输入查找表(LUT)逻辑和一系列丰富的内置系统级模块，其中包括18Kb(2x9Kb)BlockRAM、第二代DSP48A1Slice、SDRAM存储器控制器、增强型混合模式时钟管理模块、SelectIO™技术、功率优化的高速串行收发器模块、PCIExpress®兼容端点模块、高级系统级电源管理模式、自动检测配置选项，以及通过AES和DeviceDNA保护功能实现的增强型IP安全性。这些优异特性以前所未有的易用性为定制ASIC产品提供了低成本的可编程替代方案。Spartan-6FPGA可为大批量逻辑设计、以消费类为导向的DSP设计以及成本敏感型嵌入式应用提供最佳解决方案。Spartan-6FPGA奠定了坚实的可编程芯片基础，非常适用于可提供集成软硬件组件的目标设计平台，以使设计人员在开发工作启动之初即可将精力集中到创新工作上。•Spartan-6系列：•Spartan-6LXFPGA：逻辑优化•Spartan-6LXTFPGA：高速串行连接•专用于低成本设计•多重高效率集成模块•优化I/O标准选择•交错式焊盘•大批量塑料焊线封装•极低的静态与动态功耗•45nm工艺，专为低成本与低功耗而精心优化•零功耗休眠关闭模式•待机模式可以保持状态和配置，具有多引脚唤醒、控制增强功能•功耗更低的1.0V内核电压（LXFPGA，仅-1L）•高性能1.2V内核电压（LX和LXTFPGA，-2、-3、-3N和-4速度级别）•多电压、多标准SelectIO™接口bank•每对差分I/O的数据传输速率均高达1,080Mb/s•可选输出驱动器，每个引脚的电流最高达24mA•兼容3.3V～1.2VI/O标准和协议•低成本HSTL与SSTL存储器接口•符合热插拔规范•可调I/O转换速率，提高信号完整性•LTXFPGA内置高速GTP串行收发器•最高速度达3.2Gb/s•支持高速接口，包括：串行ATA、Aurora、1G以太网、PCIExpress、OBSAI、CPRI、EPON、GPON、DisplayPort以及XAUI等•支持PCIExpress设计方案的集成端点模块（LXT器件）•支持兼容33MHz、32位或64位规范的低成本PCI®技术•高效率DSP48A1Slice•高性能算术与信号处理•快速18x18乘法器和48位累加器•流水线与级联功能•用于协助滤波器应用的预加法器•集成存储器控制器模块•DDR、DDR2、DDR3和LPDDR支持•数据速率高达800Mb/s（12.6Gb/s的峰值带宽）•多端口总线结构，带独立FIFO，减少了设计时序问题•丰富的逻辑资源和更大的逻辑容量•支持移位寄存器或分布式RAM•高效的6输入查找表可以提升性能和将功耗降至最低•针对以流水线应用而设计的LUT，具有双触发器•具有各种粒度的BlockRAM•快速BlockRAM，具有字节写入功能•18KbRAM块，可以选择性地将其编程为2个独立的9KbBlockRAM•时钟管理模块(CMT)，可以提升性能•低噪声，高灵活度的时钟控制•数字时钟管理器(DCM)，可消除时钟歪斜和占空比失真•锁相环(PLL)，可实现低抖动时钟控制•频率综合实现倍频、分频和调相•16个低歪斜全局时钟网络•简化配置，实现低成本•双引脚自动检测配置•广泛支持第三方SPI（高达4位宽度）和NOR闪存•特性丰富的、带有JTAG的赛灵思平台闪存•多重启动(MultiBoot)支持，可以利用多个比特流和看门狗保护功能进行远程升级•更高安全性，可为设计提供强大保护•唯一的设备DNA标识符，用于设计验证•在较大型器件中可进行AES比特流加密•采用低成本的增强型MicroBlazeTM软处理器实现更快速的嵌入式处理•业界领先的IP和参考设计Spartan-6FPGA特性总结DS160(v1.6)2010年11月5日 2推进产品规范发展Spartan-6系列概述Spartan-6FPGA特性总结表1:Spartan-6FPGA按器件划分的特性总结注：1.Spartan-6FPGA逻辑单元评级充分体现了最新6输入LUT架构所具备的更强大的逻辑单元能力。2.每个Spartan-6FPGASlice均包含4个LUT和8个触发器。3.每个DSP48A1Slice内含一个18x18乘法器、一个加法器及一个累加器。4.BlockRAM大小基本为18Kb。每个模块还可以作为两个独立的9Kb模块使用。5.每个CMT内含两个DCM和一个PLL。6.在-3N速度级别下不支持存储器控制器模块。器件逻辑单元(1)可配置逻辑模块(CLB)DSP48A1Slice(3)BlockRAM模块CMT数量(5)存储器控制器模块（最大）(6)PCIExpress端点模块数最大GTP收发器数总I/Obank数最大用户I/O数Slice(2)触发器最大分布式RAM(Kb)18KB(4)最大(Kb)XC6SLX43,8406004,8007581221620004132XC6SLX99,1521,43011,44090163257622004200XC6SLX1614,5792,27818,224136323257622004232XC6SLX2524,0513,75830,064229385293622004266XC6SLX4543,6616,82254,576401581162,08842004358XC6SLX7574,63711,66293,2966921321723,09664006408XC6SLX100101,26115,822126,5769761802684,82464006480XC6SLX150147,44323,038184,3041,3551802684,82464006576XC6SLX25T24,0513,75830,064229385293622124250XC6SLX45T43,6616,82254,576401581162,08842144296XC6SLX75T74,63711,66293,2966921321723,09664186348XC6SLX100T101,26115,822126,5769761802684,82464186498XC6SLX150T147,44323,038184,3041,3551802684,82464186540DS160(v1.6)2010年11月5日 3推进产品规范发展Spartan-6系列概述Spartan-6FPGA器件封装组合及可用I/O表2显示了Spartan-6FPGA的封装组合及每种封装可用的I/O和GTP收发器数量。由于收发器之间的差异，LX和LXT的管脚互不兼容。表2:Spartan-6器件封装组合及最大可用I/O数注：1.这些封装中的器件上无存储器控制器。2.在CSG225封装的XC6SLX9和XC6SLX16器件上的存储器控制器模块支持为x8。在XC6SLX4中无存储器控制器。3.在标准订购选项中，这些器件可提供含铅与不含铅（附加G）的封装版本。4.这些封装均在XC6SLX75、XC6SLX75T、XC6SLX100、XC6SLX100T、XC6SLX150和XC6SLX150T器件中支持4个存储器控制器中的2个。封装CPG196(1)TQG144(1)CSG225(2)FT(G)256(3)CSG324FG(G)484(3,4)CSG484(4)FG(G)676(3)FG(G)900(3)封装尺寸(mm)8x820x2013x1317x1715x1523x2319x1927x2731x31间距(mm)0.50.50.81.00.81.00.81.01.0器件用户I/O用户I/O用户I/O用户I/OGTP用户I/OGTP用户I/OGTP用户I/OGTP用户I/OGTP用户I/OXC6SLX4106102132XC6SLX9106102160186不适用200XC6SLX16106160186不适用232XC6SLX25186不适用226不适用266XC6SLX45不适用218不适用316不适用320不适用358XC6SLX75不适用280不适用328不适用408XC6SLX100不适用326不适用338不适用480XC6SLX150不适用338不适用338不适用498不适用576XC6SLX25T21902250XC6SLX45T419042964296XC6SLX75T426842928348XC6SLX100T4296429683768498XC6SLX150T4296429683968540配置Spartan-6FPGA在SRAM型内部锁存器中存储定制化配置数据。根据器件大小的不同，配置的位数在2.6Mb到33Mb之间不等，但与特定的用户设计实现方案无关，除非使用压缩模式。该配置存储是易失性的，只要对FPGA加电启动就必须对其进行重新加载。此外，还可随时通过拉低PROGRAM_B引脚重新载入。加载配置可采用多种方式及数据格式。位串行配置模式既能够在FPGA生成配置时钟(CCLK)信号时采用主串模式，也可在使用外部配置数据源为FPGA计时时采用从串模式。对于位宽配置，在进行8位宽和16位宽传输时，主SelectMAP模式可生成CCLK信号，而从SelectMAP模式则接收该CCLK信号。在主串模式下，比特流开始时可将时钟源有选择性地切换到比内部时钟更快更精确的外部时钟。位串行配置数据由可用的JTAG引脚根据边界扫描协议进行加载。DS160(v1.6)2010年11月5日 4推进产品规范发展Spartan-6系列概述配置数据由ISE®软件使用被称为BitGen的程序生成。该配置流程通常情况下根据下列顺序执行：•比特流电平为低时检测加电（上电复位）或PROGRAM_B•清除整个配置存储器•对模式引脚进行采样，以确定配置模式：主或从、串行或并行•从紧接同步字的总线宽度检测位开始加载配置数据，再检查是否存在正确的器件代码，并最终进行完整比特流的循环冗余校验(CRC)•启动用户定义的事件顺序：释放内部重置（或预设）触发，有选择性地等待DCM和/或PLL以进行锁定，激活输出驱动器，并将DONE引脚转为高电平。主串行外设接口(SPI)和字节宽度外设接口(BPI)是用于配置FPGA的两种常用模式。Spartan-6FPGA可