组合逻辑电路的设计与测试

四、实验内容1、设计用与非门及用异或门、与门组成的半加器电路。要求按本文所述的设计步骤进行，直到测试电路逻辑功能符合设计要求为止。解:逻辑表达式：S=A2、设计一个一位全加器，要求用异或门、与门、或门组成。解:iCBAAB)(CCBASoiAB0001101100101011SC=1AB＆SC74LS861274LS081233=1=1=1=1123456109813121171474LS86＆＆＆＆123456109813121171474LS0874LS861ABCi0000010100111001011101110010100110010111SCoABSCo=1=1＆＆≥1Ci23456CC40851235674LS861ABCi0000010100111001011101110010100110010111SCoABSCo=1=1＆＆≥1Ci2345612656＆＆34591011121374LS5474LS04123、设计一位全加器，要求用与或非门实现。解:11i1-iii1-iiiiBACBACBASiiiiiCBAC1i1-iiiiiACBBACiCAiCi-1＆＆≥1＆＆＆＆≥1＆BiSiCi1114、设计一个对两个两位无符号的二进制数进行比较的电路；根据第一个数是否大于、等于、小于第二个数，使相应的三个输出端中的一个输出为“1”，要求用与门、与非门及或非门实现。解:A0B011&&≥1A1B111&≥1FA1＞B1FA1=B1FA1＜B1FA0＞B0FA0=B0FA0＜B0&&&&≥1≥1FA＞BFA=BFA＜B74LS04六反相器1234568974LS08四2输入与门(1)123456891011121374LS02四2输入或非门12345674LS08四2输入与门(2)123456891074LS32四2输入或门123456五、实验预习要求1、根据实验任务要求设计组合电路，并根据所给的标准器件画出逻辑图。2、如何用最简单的方法验证“与或非”门的逻辑功能是否完好？3、“与或非”门中，当某一组与端不用时，应作如何处理？六、实验报告1、列写实验任务的设计过程，画出设计的电路图。2、对所设计的电路进行实验测试，记录测试结果。1、组合电路设计体会。001010100A0B0A0B0A0=B0A1=B1A1=B1A1=B1010×A1B1001×A1B1FA=BFABFABA0B0A1B1输出输入001010100A0B0A0B0A0=B0A1=B1A1=B1A1=B1010×AB001×A1B1FA=BFABFABA0B0A1B1输出输入FAB=(A1B1)+(A1=B1)(A0B0)FA=B=(A1=B1)(A0=B0)FAB=(A1B1)+(A1=B1)(A0B0)