您好,欢迎访问三七文档
当前位置:首页 > 电子/通信 > 电子设计/PCB > 电路设计checklist
DocNo:TotalPages:9FormRev:1checklist名称描述PartNumberRev:原理检查日期结构检查日期电磁兼容检查日期电气安全检查日期PCB检查日期原理图YesNA原理及电气连接改版本时是否对照上一版本进行检查连线,将两份原理图都打印出来逐个检查。电源,地,及信号网络标号命名要正确规范一致,例如不能将同个电源标成3.3V和+3.3V两个标号对照上一版本检查阻值,容值是否正确,有改动部分标明。对照上一版本检查器件型号是否正确,有改动部分标明。检查原理图上极性器件如二极管,电解电容等是否接反。检查原理图元件的逻辑符号管脚是否和PCB封装一一对应,特别是IC类。连接器互连信号是否匹配,是否保障较短的接地回路连接器需注明用途,功能等。信号源端与终端是否电平匹配,扇入或扇出电流驱动能力足够IC输入若不用是否通过电阻接地或上拉,PLD不用的IO置为输出低电平。PLD如重新编译检查PinOut定义是否改变,原理图是否已修订震荡电路是否设计正确以确保可靠的起振上电复位电路是否设计正确以确保可靠的上电复位及顺序看门狗电路能否在测试或诊断时可关闭元器件标称电压是否符合CMOS电路是否确保无锁死(latch-up)可能祺久机密2020/4/24第1页DocNo:TotalPages:9FormRev:1电源功耗及电流是否符合设计要求取样电容规格材质容值的选择是否符合设计要求,Cs的正常范围在2.2nf-50nf之间,可根据面板的材质与和厚度来选取合适的Cs。可采用XR7和XR5材质电容COG材质电容对测量的稳定性最高,不可选用Y5R材质电容应使用一个优质的线性稳压器为芯片的电源引脚供电如果一个LED靠近感应器且LED的任何一端会变化为非低阻的状态,则必须用一个1nF的电容来滤波电磁兼容时钟及输入输出信号是否串接电阻传输线,差分线阻抗匹配电阻是否设计去耦电容是否设计,以确保低电源噪声电源引入是否有噪声滤波(如用KK或LC滤波)电气安全非SELV是否采用符合安规的元器件PCB原理感应器线路中所有的无源元件在物理空间条件允许的条件下应尽可能靠近感应控制器芯片布置。如果电极用于检测手指的话,电极应该是8到10mm的方块或圆片避免在自耦感应电极的下方铺地或走线。在感应电极的同层放置线网或实体地包围着电极是有益的,但这种包围应在距离电极1/2T(面板厚度的一半)的位置之外。这种包地的不利的一面在于它提供一个极易由水滴构成电极到地的桥接的可能,这种桥接带来的电容变化非常接近一个按键动作,因此在潮湿的条件下,应避免采用这种包地。自耦类型的感应器到控制器的连线在不影响RC时间常数的前提下应该越细越好。该连线应小于150mm,更长的连线会引入噪声并减低感应敏感度。相邻感应器的连线互相之间越远越好。最佳的原则是保持相邻连线之间的距离是面板厚度的一半以上。要注意连线也是对触摸敏感的,它就是感应器的一部分。当感应器在距离感应位置最近的布线层时,连线的最佳布线是在离感应器最远的那一层。对照上一版本检查器件decal是否正确,有改动部分标明。检查版本号,日期,名称是否正确。规格,板厚,材料,铜厚,祺久机密2020/4/24第2页DocNo:TotalPages:9FormRev:1表面处理,钻孔表是否标注电磁兼容电源及地线铺铜是否完整,如有分割是否避免关键敏感信号跨越电源及地线是否避免形成环路铺铜是否未形成死铜(非电源,地或信号)去耦电容是否最近安放,看门狗电路及复位芯片远离对外接口电路(推荐距离≥1000mil)隔离用器件如磁珠、变压器、光藕,桥接的器件(电阻、电容、磁珠等)有否放在分割线上,且两侧分开,A/D、D/A器件是否放在模拟、数字信号分界处,避免模拟、数字信号布线交叠数字电路与模拟电路、高速电路与低速电路、干扰源与敏感电路是否分开布局晶体、晶振、继电器、开关电源等强辐射器件或敏感器件是否远离单板对外接口连接器放置,推荐距离≥1000mil;晶振下是否无走线,尽量包地铜,且走线最短,焊接面避免放置敏感器件或强辐射器件时钟输出的匹配电阻是否靠近晶振或时钟驱动电路的输出脚(推荐距离≤1000mil)差分信号线是否严格遵循差分布线规则:并行、同层、等长;不同差分对之间距离满足3W原则;关键信号传输线(长度20cm/ns*Tr/6)是否仿真结构性外形尺寸,固定孔,连接器尺寸及位置是否正确孔及边的清空区是否足够,孔是否电气隔离。大型零部件外框及高度是否无干涉如需特殊安装的零件,器件封装是否正确面板的材料越厚,信噪比就越糟糕!因此,尽量降低面板的厚度。高介电常数的材料更适合做面板因为这会提高信噪比。当研究面板材料和基材的叠放的情况的时候,通常建议用透明胶或其他方式将基材与面板紧密地粘接在一起透明胶可选用3Mtype467MP电气安全电源线宽度厚度是否满足电流要求爬电距离,绝缘距离是否足够祺久机密2020/4/24第3页DocNo:TotalPages:9FormRev:1DFM光学对准点是否设计零件间距离是否满足贴装或插装工艺要求丝印是否未与焊盘重叠,焊接后是否可见,字体朝向单一或两个方向BOMBOM表与源文件是否一致,源文件是否最终版本BOM数据是否完整新零件号有无重复编号元器件选用的可获得性好,无将要过期或淘汰零件祺久机密2020/4/24第4页 PCBDesignChecklist ThischecklistisforthepreparationofaPCBlayoutpriortothelayoutphase,duringthelayoutandinthefinallayoutreview. Therearemanydetailsthatgointomakingafirst-runboardsuccess. ThefollowingelementsofthePCBlayoutarecovered: 1.Paddefinition 2.Placementconsideration 3.Routingguidelinesandpriorities 4.Testingconsiderations 5.Markingdefinitionsandrequirements 6.Fabrication Howtousethischecklist: 1.Copythefiletoyourarchive/templates 2.Edittoinclude/excludetheelementsthatareimportantforyou 3.Onceafailureoccurs,updatethechecklist 4.Shareitwithyourcolleagues Helpustoupdatethislist.Sendusyourremarkssowecansharetheknowledge Paddefinition •Finishedholesizeisatleast10milslargerthanleadifnootherdataavailable •Padsofthroughholecomponentsareatleast12milslargerthanfinishedholesizes •Solder-maskdoesordoesnotcovervia •Solderpasteopeningsareinpropersize •Toolingandmountingholeshaveinternalplaneclearance •Thermalreliefforinternalpowerlayersisdefined •Blindandburiedviadefined •Groundtestpointssizedforscopegroundclipandeasyaccess Placementconsideration •Placethroughholecomponentson50milgrid •Componentsandtestpadsareplacedatleast200milsfromedgeofboard •Atleast15milsspacingbetweencomponentsbody •Visiblereferencedesignatorsforautomatedassembly •Componentandtracevoidareasareobserved •SufficientclearanceforsocketmountedICs •ClearancesforICextractiontools,emulatoradapterandreworktoolsareconsidered •Therearestandoffsforpowerresistorsorotherhotcomponents •Checktheorientationofallconnectors •BypasscapacitorslocatedclosetoICpowerpins •Placeparts(especiallyceramics)atleast50mils(1.25mm)fromPCBedge •Verifythatallseriesterminatorsarelocatednearthetransmitter •Verifythatallparallelterminatorsarelocatednearthereceiver •PlaceI/Odriversneartheedgeoftheboardwheretheyleave •Highfrequencycrystalcasesshouldbegrounded •Noviaundermetal-filmresistorsandsimilarpoorlyinsulatedparts •Trytopopulatetheboardevenly Routingguidelines •LVDS/differential/controlledimpedancesignalsspecified •Digitalandanalogsignalcommonsjoinedatonlyonepoint •Allnetshavemeaningfulnameswithmodifiersforsignalpolarity •Groundplaneswherepossible •Tracesareroutedatleast20mils(40milspreferred)fromedgeofPCB •The20-HruleisimplementedtominimizeEMI •Traceandspace
本文标题:电路设计checklist
链接地址:https://www.777doc.com/doc-5025716 .html