计算机组成原理综合习题和解答

17.假设机器的主要部件有：程序计数器PC，指令寄存器IR，通用寄存器R0、R1、R2、R3，暂存器C、D，ALU，移位器，存储器地址寄存器MAR，存储器数据寄存器MDR及存储矩阵M。（1）要求采用单总线结构画出包含上述部件的硬件框图，并注明数据流动方向。（2）画出ADD（R1），（R2）指令在取指阶段和执行阶段的信息流程图。R1寄存器存放源操作数地址，R2寄存器存放目的操作数的地址。（3）写出对应该流程图所需的全部微操作命令。解：（1）采用单总线结构的CPU硬件框图如下：R/-WPCMARMDRR3D移位器IRMALU单总线（BUS）R2R1R0C+–+1图中，数据流动方向如箭头所示。（2）ADD（R1），（R2）（3）对应该流程图所指令流程图如下：需的全部微操作命令。OP=？PCMARMM读PC+1PCMDRIRADDPCo，MARi1R+1（可与前一步并行）MDRo，IRiR1o，MARi1RMDRo，CiR2o，MARi1RMDRo，DiADDR1MARMDRCMM读R2MARMM读MDRDB+，MDRi0-W公操作（C）+（D）MDRMM写B18.假设机器的主要部件同17题，外加一个控制门G。（1）要求采用双总线结构（每组总线的数据流动方向是单向的），画出包含上述部件的硬件框图，并注明数据流动方向。（2）画出SUBR1，R3完成（R1）-（R3）R1操作的指令周期信息流程图（假设指令地址已放在PC中），并列出相应的微操作控制信号序列。解：（1）双总线结构的CPU硬件框图如下：图中，数据流动方向如箭头所示。R/-WPCMARMDRR3D移位器IRMALUA总线R0C+–+1GB总线R1R2（2）SUBR1，R3指令周期流程图如下：OP=？PCMARMM读PC+1PCMDRIRSUBPCo，G，MARi1R+1（可与前一步并行）MDRo，G，IRiR1o，G，CiR2o，G，Di-，G，R1iSUBR1CR2D（C）-（D）R119.下表给出8条微指令I1~I8及所包含的微命令控制信号，设计微指令操作控制字段格式，要求所使用的控制位最少，而且保持微指令本身内在的并行性。微指令所含的微命令I1I2I3I4I5I6I7I8abcdeadfgbhccegiahjcdhabh解：为使设计出的微指令操作控制字段最短，并且保持微指令本身内在的并行性，应采用混合编码法。首先找出互斥的微命令组，为便于分析，将微命令表重画如下（表中的表示该条微指令有这个微命令）：微指令所含的微命令abcdefghijI1I2I3I4I5I6I7I8由表中微命令的分布情况可看出：a、b、c、d、e微命令的并行性太高，因此不能放在同一字段中。另外，由分析可知，在2、3、4分组的互斥组中，3个一组的微命令互斥组对控制位的压缩作用最明显。因此，应尽可能多的找出3个一组的互斥组。现找出的互斥组有：cfj，dij，efh，fhi，bgj，ehj，efj……等等。从中找出互不相重的互斥组有两个：dij，efh。则：微指令操作控制字段格式安排如下：111122abcddijefh顺序控制字段操作控制字段各字段编码分配如下：a——0无操作；b——0无操作；1a微命令；1b微命令c——0无操作；g——0无操作；1c微命令；1g微命令dij——00无操作；efh——00无操作；01d微命令；01e10i微命令；10f11j微命令；11h注：每组都应为“无操作”留一种编码。与采用直接控制法比较：直接控制法：10个微命令需10位操作控制位；本方案：10个微命令需8位操作控制位，压缩了2位。1.设某机主频为8MHz，每个机器周期平均含2个时钟周期，每条指令平均有2.5个机器周期，试问该机的平均指令执行速度为多少MIPS？若机器主频不变，但每个机器周期平均含4个时钟周期，每条指令平均有5个机器周期，则该机的平均指令执行速度又是多少MIPS？由此可得出什么结论？解：先通过主频求出时钟周期，再求出机器周期和平均指令周期，最后通过平均指令周期的倒数求出平均指令执行速度。计算如下：时钟周期=1/8MHz=0.125×10-6=125ns机器周期=125ns×2=250ns平均指令周期=250ns×2.5=625ns平均指令执行速度=1/625ns=1.6MIPS当参数改变后：机器周期=125ns×4=500ns=0.5µs平均指令周期=0.5µs×5=2.5µs平均指令执行速度=1/2.5µs=0.4MIPS结论：两个主频相同的机器，执行速度不一定一样。2、某CPU的主频为8MHz，若已知每个机器周期平均包含4个时钟周期，该机的平均指令执行速度为0.8MIPS，试求该机的平均指令周期及每个指令周期含几个机器周期？若改用时钟周期为0.4µs的CPU芯片，则计算机的平均指令执行速度为多少MIPS？若要得到平均每秒40万次的指令执行速度，则应采用主频为多少的CPU芯片？解：先通过主频求出时钟周期时间，再进一步求出机器周期和平均指令周期。时钟周期=1/8MHz=0.125×10-6=125ns机器周期=125ns×4=500ns=0.5µs平均指令周期=1/0.8MIPS=1.25×10-6=1.25µs每个指令周期所含机器周期个数=1.25µs/0.5µs=2.5个当芯片改变后，相应参数变为：机器周期=0.4µs×4=1.6µs平均指令周期=1.6µs×2.5=4µs平均指令执行速度=1/4µs=0.25MIPS若要得到平均每秒40万次的指令执行速度，则应采用的主频为：平均指令周期=1/0.4MIPS=2.5×10-6=2.5µs机器周期=2.5µs÷2.5=1µs时钟周期=1µs÷4=0.25µs主频=1/0.25µs=4MHz•设有一运算器通路如下图所示，假设操作数a和b(均为补码)分别放在通用寄存器R1和R2中，ALU有+、-、M（传送）三种操作功能。试回答：•（1）指出相容性微操作和相斥性微操作•（2）采用字段直接编码方式设计适合于此运算器的微指令格式•（3）画出设计1/2（a-b)送R2的微程序流程图，试问执行周期需用几条微指令？•（4）按设计的微指令格式，写出（3）要求的微代码3.设CPU共有16根地址线，8根数据线，并用-MREQ（低电平有效）作访存控制信号，R/-W作读写命令信号（高电平为读，低电评为写）。现有下列存储芯片：ROM（2KX8位，4KX4位，8KX8位），RAM（1KX4位，2KX8位，4KX8位），及74138译码器和其他门电路（门电路自定）。试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。要求：（1）最小4K地址为系统程序区，4096~16383地址范围为用户程序区；（2）指出选用的存储芯片类型及数量；（3）详细画出片选逻辑。解：（1）地址空间分配图：4K（ROM）4K（SRAM）4K（SRAM）4K（SRAM）……0~40954096~81918192~1228712288~16383……65535Y0Y1Y2Y3………A15=1A15=0（2）选片：ROM：4KX4位：2片；RAM：4KX8位：3片；（3）CPU和存储器连接逻辑图及片选逻辑：4KX4ROM74138（3：8）4KX4ROM4KX8RAM4KX8RAM4KX8RAM-CS0-CS1-CS2-CS3-MREQA15A14A13A12CBA-Y0-G2A-G2BG1+5VCPUA11~0R/-WD3~0D7~4-Y1-Y2-Y34.说明存取周期和存取时间的区别。解：存取周期和存取时间的主要区别是：存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即：存取周期=存取时间+恢复时间5.什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns，则存储器的带宽是多少？解：存储器的带宽指单位时间内从存储器进出信息的最大数量。存储器带宽=1/200nsX32位=160M位/秒=20MB/S=5M字/秒6.某机字长为32位，其存储容量是64KB，按字编址它的寻址范围是多少？若主存以字节编址，试画出主存字地址和字节地址的分配情况。0123…………65465534655327…………6553565533字地址HB—————字节地址—————LB048……6552865532解：存储容量是64KB时，按字节编址的寻址范围就是64KB，则：按字寻址范围=64KX8/32=16K字