您好,欢迎访问三七文档
当前位置:首页 > 电子/通信 > 电子设计/PCB > 数字及控制类的PCBEMC设计
数字及控制类的PCBEMC设计EMC研究室原晓霞程刚2007.04前言EMC设计流程已经启动;针对EMC设计流程大家共同讨论制定了五个CHECKLIST:《数字控制类产品EMC设计checklist》,《功率系统EMC设计checklist》,《功率模块的EMC设计查检表》,《PCB的EMC设计checklist》,《结构EMC设计checklist》,在以后产品设计中,将会依据这些CHECKLIST进行评审;本培训胶片针对《PCB的EMC设计CHECKLIST》完成的《数字及控制类PCBEMC设计》,对PCBEMC设计提供一些指导。主要内容一、层设置二、布局三、布线四、双面板回顾两个内容差模辐射共模辐射回顾两个内容差模辐射共模辐射•其中,E=有效辐射场(V/m)•A=环面积(cm2)•f=频率(MHz)•Is=源电流(mA)•l=走线或线缆的长度(m)•r=辐射部件到接受天线的距离(m)dici差模辐射共模辐射)/)(1)(**(10*263216mVrIAfES)/)(1)(**(10*47mVrIlfES层设置层数设置是否合理–控制板层数多少是否考虑器件密度、层间结构、最密器件及5-5原则–电源和地的总层数等于信号层数–功率板层数多少是否考虑器件密度、功率线流向顺畅、功率密度。层设置及电源、地参考平面–关键布线层是否与地平面相邻,优选两地平面之间–对于没有加强绝缘要求的单板,电源和地层层间距≤10mil–电源、地平面分割处理是否适当(分割间距≥100mil)–电源平面是否相对相邻地平面内缩至少20H–布线层投影区是否在相邻平面层的投影区域之内–过孔、焊盘等导致的参考平面缝隙长度是否≤500mil–6层单板TOP、BOTTOM层是否无≥50MHZ的关键信号布线,否则采用GUARDLINE方式–板级工作频率≥50MHZ的单板若第二层、倒数第二层为布线层,则TOP、BOTTOM层是否铺接地铜箔–单板主要工作电源平面是否与对应地平面相邻–主要元件面的相邻平面是否为地平面–层的设置是否满足阻抗控制要求,兼顾层压结构对称层数设置是否合理控制板层数多少是否考虑器件密度、层间结构、最密器件及5-5原则;–单板器件的密度是决定层数的条件之一;–5-5原则是EMC理论中决定层数的条件之一;•所谓5-5原则,也即频率大于5MHz,沿速率小于5ns的信号为高速信号,要求必须有完整地平面,布线时应尽量地层;–层间结构决定层数,在实际应用往往都由层数决定层间结构,而非层间结构决定层数;此单板密度非常大,必须要有四层走线。因此要采用八层板。层数设置是否合理–最密的器件也是决定层数的条件之一;•如BGA封装的芯片,管脚非常密集,本身就要求了最多的走线层数;•在实际操作中,通常最密的器件为CPU,要求的布线层相对于其他器件要多。–在实际的应用中,成本也是决定单板层数的要因之一。•又由于有成本的要求,不可能整个单板都采用同样多的层数,所以经常会把CPU升起来,做成CPU扣板;BGA封装CPU。层数设置是否合理电源和地的总层数等于信号层数;–电源平面紧临地平面;–元件面紧临地平面;–信号层紧临平面层;所以:–通常四层板有2个走线层,通常选择S/G/P/S层间结构;–通常六层板有3个走线层,通常选择S/G/S/P/G/S层间结构;•增加PCB层数,增加地层,有利于改善PCB的EMC性能,经验值,每增加两个平面层,EMI改善10dB;层数设置是否合理功率板层数多少是否考虑器件密度、功率线流向顺畅、功率密度–与功率模块有关,在此不再赘述。层设置及电源、地参考平面关键布线层应与地平面相邻,优选两地平面之间;–目的是给信号提供回流。信号总是从阻抗最小的路径回流;•电阻:直流状态下Trace对电流呈现的阻抗;•阻抗:交流状态下Trace对电流呈现的阻抗;•随着频率的升高,Trace阻抗远大于直流电阻。•f1kHz--R1kHzf10kHz--R+Lf10kHz--L层设置及电源、地参考平面–与地平面相邻的信号层通过地平面回流具有最低的回路阻抗,回路面积最小,产生的发射也最小;–与单个地平面相邻的走线为微带线;–两个地层间的信号线为带状线结构;层设置及电源、地参考平面对于没有加强绝缘要求的单板,电源和地层层间距≤10mil–电源和地平面,构成一个天然的电容,平面电容ESR很小,没有ESL,接近理想电容;–平面电容与平面间距成反比,距离越小,电容越大,去耦效果越好;。电源和地平面间的电容平面间距;平行平面面积;相对介电常数;CdA0rrdAdAC理想电容的阻抗特性曲线。平面间电容的计算公式。层设置及电源、地参考平面电源平面是否相对相邻地平面内缩至少20H;–可有效降低电源平面引起的共模发射;–所谓H,为电源平面与地平面之间的间距;层设置及电源、地参考平面电源、地平面分割处理是否适当(分割间距≥100mil);–电源、地平面的分割是为了隔离共模噪声;–当隔离带很小的时候噪声会通过平面之间的电容进行耦合,不能起到共模隔离的作用;如图左,原辅助源MOS管与GND的间隔只有25mil,导致辐射在90-300MHz频段内超标,在进场定位时发现,将散热铜皮割掉,加大分割距离,可使超标频段改善15dB左右,更改后如图右,分割间距为145mil。层设置及电源、地参考平面布线层投影区是否在相邻平面层的投影区域之内–对于高频信号,信号是从对应平面层来回流的;–当走线层投影不在相邻平面层的投影之内时,信号的回流路径不确定,会从一个较大的回流面积来回流,造成辐射较大;层设置及电源、地参考平面–信号与信号回流,电流大小相等,方向相反,因此在远场相互抵消;–因此辐射强度只与环路面积相关;–直接从相邻的平面回流,保证了最小的环路面积;层设置及电源、地参考平面–在实际应用中,存在很多信号线走线不在地平面投影内的情况;层设置及电源、地参考平面过孔、焊盘等导致的参考平面缝隙长度是否≤500mil(1.25cm);–信号回流路径被切断,将会找一个更大的回流路径来回流;–回路面积过大,差模辐射正比增加;–需要重点关注的器件:连接器、BGA封装的芯片;层设置及电源、地参考平面–网状结构布线导致平面层较大缝隙;层设置及电源、地参考平面–铺平面铜皮时,antipads设置减小,应小于6mil,最小可设4mil;–下图中处理办法较好:层设置及电源、地参考平面–将antipads设置减小,同时调整过孔位置,使过孔间的距离满足3W要求;–下图处理方法最优:层设置及电源、地参考平面6层单板TOP、BOTTOM层是否无≥50MHZ的关键信号布线,否则采用GUARDLINE方式–频率越高,从周期脉冲的辐射频谱来看,产生较强辐射的频谱范围更宽;–越高频率的信号,越容易引起辐射;因为波长越小,越容易存在合适的天线;层设置及电源、地参考平面–大于50MHz的信号,因为较容易发射问题,所以尽可能不走表层,而采用内层走线;–如必须走表层,在采用GuardLine方式,且在地线上多打过孔,减小GuardLine阻抗;层设置及电源、地参考平面–在走线层铺地,可以起到GUARDLINE的作用,如左图;–表层时钟走线的GUARDLINE处理方式;层设置及电源、地参考平面板级工作频率≥50MHZ的单板若第二层、倒数第二层为布线层,则TOP、BOTTOM层是否铺接地铜箔方式–如第二层、倒数第二层为走线层,而TOP层、BOTTOM层又为元件面,这样就存在两层相邻走线层;–而同时,表层的元件没有紧临平面层,也会存在接地阻抗较大,环路大,去耦差的问题;–这时,不仅TOP层、BOTTOM层需要在空闲地方铺接地铜箔,第二层、倒数第二层也需要在空闲地方铺接地铜箔;层设置及电源、地参考平面单板主要工作电源平面是否与对应地平面相邻;–主要电源平面与地平面相邻,可以减小电源和地之间的阻抗,增加去耦,并减小环路面积;–对于不能铺平面的电源,应电源和地并行走线,或叠层走线,优选叠层走线;层设置及电源、地参考平面主要元件面的相邻平面是否为地平面–表层布线需要第2层地为参考面;–器件封装内为开关器件,是di/dt、dv/dt的源头,应靠近地平面,减小环路,且减小阻抗;层设置及电源、地参考平面层的设置是否满足阻抗控制要求,兼顾层压结构对称;–对于特定的信号接口,会有阻抗要求;•网口的差分阻抗100欧姆,共模阻抗75欧姆;•同轴E1的阻抗75欧姆;•平衡E1的阻抗120欧姆。–对于高速信号,在PCB上的走线分为微带线和带状线,都是传输线结构,因此当沿速率小于传输延迟时,要考虑阻抗匹配问题,要保持在整个走线过程中阻抗保持不变;层设置及电源、地参考平面–当信号在传输的过程中,遇到高阻,会发射一个正电压;–当信号在传输的过程中,遇到低阻,会发射一个负电压;–因此要保证信号在传输过程中的阻抗一致;层设置及电源、地参考平面–从一个六层板的PCB文件中读到的层间结构信息,可以看出三个走线层的阻抗是不一致的;层设置及电源、地参考平面–调整中间走线层的铜厚,走线宽度,以及与相邻两个平面的间距,使三个走线层的阻抗基本保持一致;层设置及电源、地参考平面–层的设置是否满足阻抗控制要求,兼顾层压结构对称;•层压结构对称主要从工艺角度来考虑,避免单板出现翘曲,变形;•平面层处于对称的位置;•以八层板说明层压结构对称;布局•接口信号的滤波、防护和隔离等器件是否尽量靠近接口连接器放置,先防护,后滤波;•电源模块、滤波器、电源防护器件是否靠近电源的入口放置,尽可能保证电源的输入线最短,电源的输入输出分开,走线互不交叉;•敏感器件及电路是否远离辐射源放置;•敏感信号的滤波电容要放近接收端;•晶体、晶振、强辐射器件或敏感器件是否距单板拉手条、端口连接器的边缘≥1000mil;•滤波电容是否靠近IC的电源管脚放置;•时钟电路是否靠近负载;•整体布局是否参照原理功能框图,基于信号流布局,各功能模块电路分开放置;•多种模块电路在同一PCB上放置时,数字电路与模拟电路、高速电路与低速电路是否分开布局;•多种模块电路在同一PCB上放置时,敏感电路与干扰源电路是否分开布局;•Y电容所在位置优先考虑接地孔放置;•高速电路靠近相应的板边连接器放置时,高、中、低速电路距板边连接器是否由近及远依次排布;•除光耦、磁珠、隔离变压器、A/D、D/A等器件外,其它器件是否未跨分割区;•对于同一差分线对上的滤波器件是否同层、就近、并行、对称放置;布局接口信号的滤波、防护和隔离等器件是否尽量靠近接口连接器放置,先防护,后滤波;–防护器件最靠近端口,防止滤波元件以及后级电路被损坏;–滤波器件要尽量靠近接口放置,防止经过滤波的走线再次耦合噪声;–隔离器件靠近接口放置,也是为了保证隔离器件的共模隔离作用;Filter布局–注意滤波器件的摆放位置;布局–对于滤波器件可以耐受的防护等级,滤波器件可以放置在防护器件之前;•在原理图EMC设计CHECKLIST中,我们曾经提到,当防护器件很多,导致滤波器件远离接口的情况下,可以在接口处增加Y电容,这时,Y电容可以放置在放电管之前,尽量靠近接口,且Y电容可以耐受防护等级要求的电压;布局敏感器件及电路是否远离辐射源放置;–数字类辐射源:如晶振、晶体、CPU、SDRAM、FLASH;–接触类辐射源:如继电器、交流接触器;–电源模拟类辐射源:变压器、PWM、整流二极管、MOS管等;–敏感器件:模拟电路,mV和mA级采样电路,视音频模拟电路等;–隔离距离要大于2000mil。布局敏感信号的滤波电容要放近接收端。–敏感信号如复位信号,要在信号上增加滤波电容,这个电容一定要靠近芯片放置,保证敏感信号不受干扰;–下图中的PLC模块,在交流接触器动作时会导致模块复位。但是该复位信号也有滤波电容,但是滤波电容距离模块很远,所以经过滤波后的这一段走线会再次耦合噪声,从而导致模块复位。布局晶体、晶振、强辐射器件或敏感器件是否距单板拉手条、端口连接器的边缘≥1000mil–强辐射器件靠近接口,可以使辐射直接耦合到连接器上,从而
本文标题:数字及控制类的PCBEMC设计
链接地址:https://www.777doc.com/doc-50422 .html