7存储器、复杂可编程逻辑器和现场可编程门阵列

7.1只读存储器7.2随机存取存储器7.3复杂可编程逻辑器件*7.4现场可编程门阵列*7.5用EDA技术和可编程器件的设计例题•掌握半导体存储器字、位、存储容量、地址、等基本概念。•掌握RAM、ROM的工作原理及典型应用。•了解存储器的存储单元的组成及工作原理。•了解CPLD、FPGA的结构及实现逻辑功能的编程原理。教学基本要求存储器的定义半导体存储器能存放大量二值信息的半导体器件。存储器的主要性能指标：取快速度——存储时间短存储数据量大——存储容量大存储容量（M)：存储二值信息的总量。字数：字的总量。字数=2n，（n为存储器外部地址线的线数。）字长（位数）：表示一个多位二进制码信息称为一个字，字的位数称为字长。M＝字数×位数地址：为了区别各个不同的字，给每个字赋予一个编号，称为地址。访问速度：Mbp存储器RAM(Random-AccessMemory)ROM(Read-OnlyMemory)RAM(随机存取存储器):在运行状态可以随时进行读或写操作。存储的数据必须有电源供应才能保存,一旦掉电,数据全部丢失。ROM(只读存储器)：在正常工作状态只能读出信息。断电后信息不会丢失，常用于存放固定信息（如程序、常数等）。固定ROM可编程ROMPROMEPROME2PROMSRAM(StaticRAM)：静态RAMDRAM(DynamicRAM)：动态RAM存储器的分类7.1只读存储器7.1.1ROM的定义与基本结构7.1.2两维译码7.1.3可编程ROM7.1.4集成电路ROM7.1.5ROM的读操作与时序图7.1.6ROM的应用举例只读存储器，正常工作时内容只能读出，不能随时写入，所以称为只读存储器。(Read-OnlyMemory)ROM的分类按写入情况划分固定ROM可编程ROMPROMEPROME2PROM按存储单元中器件划分二极管ROM三极管ROMMOS管ROM7.1.1ROM的定义与基本结构存储矩阵地址译码器地址输入7.1.1ROM的定义与基本结构数据输出控制信号输入输出控制电路地址译码器存储矩阵输出控制电路ROM主要由地址译码器、存储矩阵和输出控制电路三部分组成。1）ROM结构示意图D3D2D1D0+5VRRRROEA0A1A1A0Y0Y1Y2Y32线-4线译码器存储矩阵位线字线输出控制电路M=44地址译码器D3D2D1D0+5VRRRROEA0A1A1A0Y0Y1Y2Y32线-4线译码器•字线与位线的交点都是一个存储单元。交点处有二极管相当存1，无二极管相当存0当OE=1时输出为高阻状态000101111101111010001101地址A1A0D3D2D1D0内容当OE=0时A6A7A4A5D0+VDDRRRRY0Y1Y14Y154线|16线译码器16线-1线数据选择器A2A3A0A1A2A3A0A1S2S3S0S1I0I1I14I15Y字线存储矩阵位线•字线与位线的交点都是一个存储单元。•交点处有MOS管相当存0，无MOS管相当存1。7.1.2二维译码该存储器的容量=?由MOS管组成的ROM17.1.3可编程ROM•PROM：由带金属熔丝的二极管组成若将熔丝烧断，该单元则变成“0”。显然，一旦烧断后不能再恢复。故PROM中的内容只能写一次。出厂时，内容全为1，利用专用编程工具，将某些熔丝烧断来改写存储内容。字线位线熔断丝•E2PROM：由隧道MOS管组成的，可用电擦出7.1.3可编程ROM•EPROM：由叠栅SIMOS管组成的，芯片外有透明的石英板盖，利用紫外线照射可以擦出全部的内容。•快闪存储器（FlashMemory）：读出操作与普通ROM相同，但写操作是按照Block进行，先擦出再写入。闪速存储单元不像E2PROM那样一次只能擦除一个字，而是可以用一个信号，在几毫秒内擦除一大区段。7.1.4集成电路EPROMD7～D0PGM输出缓冲器Y选通存储阵列CEOE控制逻辑Y译码X译码A16～A0VPPGNDVCCAT27C010，128K´8位ROMVpp：是数据写入时的编程电压（编程写入时，Vpp=13V）Vcc：是读操作时的工作电压CEOEPGM工作模式A16~A0VPPD7~D0读00XAiX数据输出输出无效X1XXX高阻等待1XXAiX高阻快速编程010AiVPP数据输入编程校验001AiVPP数据输出工作模式7.1.5ROM的读操作与时序图（2）加入有效的片选信号CEOE（3）使输出使能信号有效，经过一定延时后，有效数据出现在数据线上；CEOE（4）让片选信号或输出使能信号无效，经过一定延时后数据线呈高阻态，本次读出结束。（1）欲读取单元的地址加到存储器的地址输入端；tCEtAA读出单元的地址有效CEtOEOED7~D0数据输出有效tOZtOHA16~A0（1）用于存储固定的专用程序：如计算机的BIOS程序（基本的输入输出系统，现在计算机的BIOS程序一般都是用的E2PROM）（2）利用ROM可实现查表或码制变换等功能查表功能－－查某个角度的三角函数（sin、cos等）把角度作为地址输入，其对应的函数值作为存放在该地址内的数据，这称为“造表”。使用时，根据输入的地址(角度)，就可在输出端得到所需的函数值，这就称为“查表”。码制变换－－把欲变换的编码作为地址，把最终的目的编码作为相应存储单元中的内容即可。7.1.6ROM的应用举例CI3I2I1I0二进制码O3O2O1O0格雷码CI3I2I1I0格雷码O3O2O1O0二进制码000000000100000000000010001100010001000100011100100011000110010100110010001000110101000111001010111101010110001100101101100100001110100101110101010001100110001111010011101110011110010101111110101100010111110110111101011001010111001000011011011111011001011101001111101011011111000111111010用ROM实现二进制码与格雷码相互转换的电路C(A4)I3I2I1I0(A3A2A1A0)二进制码O3O2O1O0(D3D2D1D0)格雷码C(A4)I3I2I1I0(A3A2A1A0)格雷码O3O2O1O0(D3D2D1D0)二进制码000000000100000000000010001100010001000100011100100011000110010100110010001000110101000111001010111101010110001100101101100100001110100101110101010001100110001111010011101110011110010101111110101100010111110110111101011001010111001000011011011111011001011101001111101011011111000111111010C=A4I3I2I1I0=A3A2A1A0O3O2O1O0=D3D2D1D0A4A3A2A1CI3I2I1ROMD1D2D3D4CEOEA0I0O3O2O1O0用ROM实现二进制码与格雷码相互转换的电路（3）ROM在波形发生器中的应用ROMD/A计数器CP计数脉冲送示波器34A1A2A0D3D2D1D0D/A01000000000001111111111100000000000000000000001111111111124812963A1A2A0D3D2D1D0D/A01000000000001111111111100000000000000000000001111111111124812963tuo07.2随机存取存储器（RAM）7.2.1静态随机存取存储器(SRAM)7.2.2同步静态随机存取存储器（SSRAM）7.2.4存储器容量的扩展7.2.3动态随机存取存储器7.2随机存取存储器（RAM）I/O电路I/O0OEAn-1WEI/Om-1CEA0AiAi+1存储阵列行译码列译码7.2.1静态随机存取存储器(SRAM)1SRAM的基本结构CEOEWE=100高阻CEOEWE=00X输入CEOEWE=010输出CEOEWE=011输出呈高阻状态SRAM的工作模式工作模式CEWEOEI/O0~I/Om-1保持(微功耗)1XX高阻读010数据输出写00X数据输入输出无效011高阻T8T7VDDVGGT6T1T4T2T5T3Yj(列选择线)Xi(行选择线)数据线数据线DD位线B位线B存储单元2.RAM存储单元•静态SRAM(StaticRAM)双稳态存储单元电路列存储单元公用的门控制管，与读写控制电路相接Yi＝1时导通本单元门控制管:控制触发器与位线的接通。Xi=1时导通来自列地址译码器的输出来自行地址译码器的输出T8T7VDDVGGT6T1T4T2T5T3Yj(列选择线)Xi(行选择线)数据线数据线DD位线B位线B存储单元2.RAM存储单元•静态SRAM(StaticRAM)•T5、T6导通•T7、T8均导通Xi=1Yj=1•触发器的输出与数据线接通，该单元通过数据线读取数据。触发器与位线接通静态RAM特点是：只要不断电，数据就永久保存tAA读出单元的地址有效tRCtOHA地址输出数据上一个有效数据数据输出有效tLZOECEOE数据输出数据输出有效tHZCEtHZOEtDOEtLZCEtACEtRC高阻3.SRAM的读写操作及时序图读操作时序图时的读操作1,0WEOECE同时有效时的读操作地址预先有效或与CEWE,13.SRAM的写操作及时序图写操作时序图tHDtSD地址有效tWC地址CE数据输入数据有效tAWtSAtSCEtHAWEtSAtHDtSD地址有效tWC地址CE数据输入数据有效tAWtHAWE写入操作控制CE写入操作控制WEA1A0输入寄存器I/OOEWECE地址寄存器丛发控制逻辑D1D0Q1Q0读写控制逻辑ACPADV存储阵列地址译码输入驱动输出放大A1A0写地址寄存器数据选择器7.2.2同步静态随机存取存储器（SSRAM）SSRAM是一种高速RAM。与SRAM不同,SSRAM的读写操作是在时钟脉冲节拍控制下完成的。A1A0输入寄存器I/OOEWECE地址寄存器丛发控制逻辑D1D0Q1Q0读写控制逻辑ACPADV存储阵列地址译码输入驱动输出放大A1A0写地址寄存器数据选择器寄存地址线上的地址寄存要写入的数据ADV=0:普通模式读写ADV=1:丛发模式读写WE=0:写操作=1:读操作WE寄存各种使能控制信号，生成最终的内部读写控制信号；2位二进制计数器,处理A1A0ADV=0:普通模式读写CPA1A2A3A4A5A6A7A8A9WEADVCEA1234567891011O(A1)O(A4)O(A7)I(A8)O(A2)O(A3)I(A5)I(A6)I/O片选无效=0:写操作WE=1:读操作WE普通模式读写模式:在每个时钟有效沿锁存输入信号,在一个时钟周期内,由内部电路完成数据的读(写)操作。读A1地址单元数据I/O输出A1数据;开始读A2数据I/O输出A2数据;开始读A3数据I/O输出A6数据;开始读A7数据开始读A4地址单元数据I/O输入A5数据;开始写A6数据I/O输出A4数据;开始写A5数据,CPA1A2A3WEADVCEA1234567891011O(A1)O(A2+1)O(A2)I(A3)O(A1+1)O(A1+2)O(A2+2)O(A2+3)O(A2)I(A3+1)I/O读A2地址单元数据丛发模式读A2+1中的数据丛发模式读A2+2中的数据丛发模式读A2+3中的数据丛发模式重新读A2中的数据ADV=1:丛发模式读写丛发模式读写模式：在有新地址输入后,自动产生后续地址进行读写操作,地址总线让出读A1地址单元数据丛发模式读A1+1中的数