P89C5x中文资料

1PHILIPSP89C5x单片机数据手册1概述P89C51/89C52/89C54/89C58含有非易失FLASH并行可编程的程序存储器所有器件都是通过引导装载器串行编程ISP见P89C51RC+/89C51RD+数据手册种系列单片机采用先进CMOS工艺的单片位微控制器是80C51微控制器系列的派生和80C51指令相同FLASH器件选择表ROM/EPROM存储器大小8位RAM大小8位可编程定时器/计数器PAC硬件看门狗定时器多次可编程MTP器件89C514K128无无89C52/54/588K/16K/32K256无无串行系统内编程器件89C51RC+32K512有有89C51RD+64K1024有有排序信息存储器大小4K8存储器大小8K8存储器大小16K8存储器大小32K8温度范围和包装电压范围频率(MHz)DWG.#FLASHP89C51UBAAP89C52UBAAP89C54UBAAP89C58UBAA070,PLCC5V033SOT187-2FLASHP89C51UBPNP89C52UBPNP89C54UBPNP89C58UBPN070,PDIP5V033SOT129-1FLASHP89C51UBBBP89C52UBBBP89C54UBBBP89C58UBBB070,PQFP5V033QFP442FLASHP89C51UFAAP89C52UFAAP89C54UFAAP89C58UFAA140+85,PLCC5V033SOT187-2FLASHP89C51UFPNP89C52UFPNP89C54UFPNP89C58UFPN140+85,PDIP5V033SOT129-1FLASHP89C51UFBBP89C52UFBBP89C54UFBBP89C58UFBB140+85,PQFP5V033QFP442注释联系有效的Phillips销售商并不包含在该封装内特点80C51中心处理单元片内FLASH程序存储器速度可达全静态操作可扩展到字节级中断个中断源个位I/O口全双工增强型UART――帧数据错误检测――自动地址识别电源控制模式――时钟的停止和恢复――空闲模式――掉电模式可编程时钟输出双DPTR寄存器低EMI(禁止ALE)3个16位定时器外部中断可以从掉电模式中唤醒2部分编号派生器件编号(P89CXX)操作频率,最大(V)温度范围(B)封装(AA,BB,PN)P89C51FLASHP89C52FLASHP89C54FLASHP89C58FLASHU=33MHzB=070F=40+85AA=PLCCBB=PQFPPN=PDIP框图3逻辑图PLCC和CLCC封装及管脚功能DIP封装及管脚功能PQFP封装及管脚功能4管脚描述管脚号助计符DIPLCCQFP类型名称和功能Vss202216I地:0v为标准Vcc404438I电源:提供掉电空闲正常电压P0.0-0.739-3243-3637-30I/OP0口:P0口是开漏双向口,可以写1用作高阻抗悬浮.也可以作多路转换,在访问外部程序存储器时作地址的低字节,在访问外部数据存储器时作数据总线,当送1,通过内部强上拉P1.0-1.71-8122-92340-441-3I/OP1口:P1口是带内部上拉的双向I/O口,向P1口写1时,1口被内部上拉为高电平,并且可以用作输入口.当作为输入脚时,P1口管脚被外部拉低,因为外部上拉而产生电流.(见DC的电特性).1口第2功能:T2(P1.0):定时器2/计数器2的外部输入/时钟输出(见可编程输出)T2EX(P1.1):定时器2/计数器2重装载/捕捉/方向控制P2.0-2.721-2824-3118-25I/OP2口是带内部上拉的双向I/O口,向P2口写1时,1口被内部上拉为高电平,并且以用作输入口,当作为输入脚时,P2口管脚被外部拉低,因为外部上拉而产生电流.(见DC的电特性).在访问外部程序存储器问和外部数据时作16位地址的高字节(MOVX@DPTR),当向口送1时采用强内部上拉.当访问8位外部数据存储器时(MOV@Ri),P2口的内容送到P2的特殊功能寄存器中P3.0-3.710-17101112131415161711,13-1911131415161718195,7-13578910111213I/OP3口是带内部上拉的双向I/O口,向P3口写1时,1口被内部上拉为高电平,并且以用作输入口,当作为输入脚时,口P3管脚被外部拉低,因为外部上拉而产生电流(见DC的电特性).89C51/89C52/89C54/89C58在P3口脚也提供特殊功能:RxD(p3.0):串行输入口TxD(P3.1):串行输出口INT0(P3.2):外部中断0INT1(P3.3):外部中断T0(P3.4):定时器0外部输入T1(P3.5):定时器1外部输入WR(P3.6):外部数据存储器写信号RD(P3.7):外部数据存储器读信号RST9104I复位:当晶振在运行,只要复位管脚出现2个机器周期高电平即可复位,内部带电阻连接到Vss,仅需要一个外部电容接到Vcc上.ALE303327O地址锁存使能:在访问外部存储时,输出脉冲用来锁存低地址的字节,在正常情况下,输出1/6的振荡频率可以当作外部时钟或定时,注意每次访问外部数据一个ALE脉冲将被忽略.ALE可以通过设置SFR的auxlilary.0设置禁止ALE,设置后ALE只能在MOVX指令时被激活PSEN293227O程序存储使能:读外部程序存储.当从外部读取程序时,PSEN每个机器周期被激活两次,在访问外部数据器PSEN有效,访问内部程序时PSEN无效EA/Vpp313529I外部寻址使能/可编程电压:EA必须置低在访问整个外部程序存储器时,如果EA为高时,将执行内部程序,除非程序计数器可以大于0FFFH可以访问4K器件,1FFFH可以访问8K器件,3FFFH可以访问16K器件,7FFFH可以访问32K器件.该引脚在编程时接12V编程电压Vpp.XTAL1192115I晶体1:晶振和内部时钟周期输入XTAL2182014O晶体2:晶振输出注释:为了避免”latch-up”的影响,管脚上的电压最大不能高于vcc+0.5,最低不能低于vss-0.55表1P89C51/89C52/89C54/89C58特殊功能寄存器名称说明地址位地址和位功能复位值E7E6E5E4E3E2E1E0AODPSF7F6F5F4F3F2F1F0AFAEADACABAAA9A8EAET2ESET1EX1ET0EX0BFBEBDDCBBBAB9B8PT2PSPT1PX1ET0EX0B7B6B5B4B3B2B1B0PT2HPSHPT1HPX1HPT0HPX0H8786858483828180AD7AD6AD5AD4AD3AD2AD1AD09796959493929190T2EXT2A7A6A5A4A3A2A1A0AD15AD14AD13AD12AD11AD10AD9AD8B7B6B5B4B3B2B1B0RDWRT1T0INT1INT0TxDRxDSMOD1SMODPOF2GF1GF0PDIDLD7D6D5D4D3D2D1D0CYACF0RS1RS0OVP9F9E9D9C9B9A9998SM0/FESM1SM2RENTB8RB8TIRI8F8E8D8C8B8A8988TF1TR1TF0TR0IE1IT1IE0IT0CFCECDCCCBCAC9C8TF2EXF2RCLKTCLKEXEN2TR2C/T2CP/RL2T2OEDCENACC*AUXR#AUXR#B*DPTR:DPHDPLIE*IP*IPH#P0*P1*P2*P3*PCON#1PSW*RACAP2H#RACAP2L#SADDR#SADEN#SBUFSCON*SPTCON*T2CON*T2MOD#THOTH1TH2#TL0TL1TL2#TMOD累加器辅助功能寄存器辅助功能寄存器1B寄存器数据指针(双字节)数据指针高字节数据指针低字节中断使能中断优先级中断优先级高字节I/O口0I/O口1I/O口2I/O口3电源控制程序状态字定时器2捕获高字节定时器2捕获低字节从地址从地址屏蔽串口数据缓冲区串行口控制堆栈指针定时器控制定时器2控制定时器2模式控制定时器高字节0定时器高字节1定时器高字节2定时器低字节0定时器低字节1定时器低字节2定时器模式E0H8EHA2HF0H83H82HA8HB8HB7H80H90HA0HB0H87HD0HCBHCAHA9HB9H99H98H81H88HC8HC9H8CH8DHCDH8AH8BHCCH89HGATEC/TM1M0GATEC/TM1M000HXXXXXXX0BXXXX00X0B00H00H00H0X000000BXX000000BXX000000BFFHFFHFFHFFH00XXX000B000000X0B00H00H00H00HXXXXXXXXB00H07H00H00HXXXXXX00B00H00H00H00H00H00H00H注带*号的SFR可位寻址带#号的SFR表示从80C51的SFR修改而来或新增加的表示保留位1复位值由复位源确定2此位不受复位影响FLASHEPROM存储器概述P89C51/52/54/58在100次擦除和编程之后仍能可靠保存FLASH存储器的内容存储单元的设计使擦除和编程结构最优化此外先进的沟道氧化工艺和低内部电场的结合使擦除和编程操作更加可靠6特性zFLASHEPROM带片内擦除的内部程序存储器z内部程序存储器禁止时EA=0外部程序存储器最多可达64Kz可编程加密位z每字节最少100次擦除/编程周期z数据最少可保存10年z从一般供应商处可获得编程支持振荡器特性配置为使用内部振荡器时XTAL1和XTAL2可分别作为一个反向放大器的输入和输出要使用外部时钟源驱动器件时XTAL2可以不连接而由XTAL1驱动外部时钟信号无占空比的要求因为时钟通过触发器二分频输入到内部时钟电路但高低电平的最长和最短时间必须符合资料的规定复位在振荡器工作时将RST脚保持至少两个机器周期高电平24个振荡器周期可实现复位为了保证上电复位的可靠RST必须保持足够长时间的高电平以使振荡器产生两个机器周期的脉冲通常为几个微秒上电时Vcc和RST必须同时上升以实现正确的启动当复位电压大于VIH1(min.)时I/O口12和3不同步复位当RST撤除时EA的值被锁存低功耗模式时钟停止模式静态设计使时钟频率可以降至0MHz(停止)当振荡器停振时RAM和SFR的值保留该模式允许逐步应用并可将时钟频率降至任意值以实现系统功耗的降低如要实现最低功耗则建议使用掉电模式Idle模式Idle模式见表2中CPU进入睡眠状态但片内外围器件仍然保持工作状态正常操作模式的最后一条指令执行进入Idle模式Idle模式下CPU内容片内RAM和所有SFR保持原来的值任何被使能的中断此时程序从中断服务程序处恢复并继续执行或硬件复位与上电复位使用相同的方式启动处理器均可终止Idle模式掉电模式为了进一步降低功耗通过软件可实现掉电模式(见表2)该模式中振荡器停振并且在最后一条指令执行进入掉电模式降到2.0伏时片内RAM和SFR保持原值在退出掉电模式之前Vcc必须升至规定的最低操作电压硬件复位或外部中断均可结束掉电模式硬件复位使SFR值重新设置但不改变片内RAM的值外部中断允许SFR和片内RAM都保持原值要正确退出掉电模式在Vcc恢复到正常操作电压范围之前复位或外部中断不会被执行并且要保持足够长的时间(通常不小于10ms)以使振荡器重新启动并稳定下来使用外部中断时INT0和INT1必须使能且配置为电平触发将管脚电平拉低使振荡器重新启动退出掉电模式后将管脚恢复为高电平一旦中断被响应RETI之后所执行7的是进入掉电模式指令的后一条指令表2Idle模式和掉电模式时外部管脚的状态模式程序存储器ALEPSEN口0口1口2口3Idle内部11数据数据数据数据Idle外部11悬浮数据地址数据电源降低内部00数据数据数据数据电源降低外部00悬浮数据数据数据设计中应注意的细节当Idle模式被硬件复位所中止时器件在内部复位之前