CPLD第3章

1数字系统设计与CPLD应用3.1综述3.2MAX7000系列器件第3章Altera可编程逻辑器件3.3MAXII系列器件3.4FLEX架构及器件3.5APEX架构及器件3.6Cyclone架构及器件3.7Stratix架构及器件2数字系统设计与CPLD应用、高性能Altera器件采用先进的CMOS技术，具有非常低的功耗和相当高的速度；采用连续式互连结构，在整个芯片内提供快速、连续的信号延时；对芯片内部的专业化改进也增强了系统性能。§3.1综述4数字系统设计与CPLD应用图3.lAltera器件与CMOS器件的关系5数字系统设计与CPLD应用2.高密度逻辑集成为缩小印制板的尺寸和成本，设计人员总是寻求尽可能高的集成度，试图通过把更多的逻辑集成到更少的器件中来降低成本。此外，对现有的设计也经常进行二次开发。高逻辑集成度的CPLD为上述要求提供了很好的解决方案。Altera器件密度从300门到100万门，能够集成现有的各种逻辑器件，包括小规模及大规模标准逻辑器件、PLD、FPGA或ASIC器件。6数字系统设计与CPLD应用3.较短的开发周期Altera的快速、直观、易于使用的QuartusⅡ和MAX+PLUSⅡ软件能够极大地缩短开发周期。使用Quartus或MAX+PLUSⅡ软件设计项目、处理、检验以及对器件编程一共只需几小时。图3.2展示了在MAX+PLUSⅡ环境下的一个典型的PLD开发周期图。图3.2中标出了设计l万门逻辑所用的典型时间。7数字系统设计与CPLD应用图3.2用Altera器件设计l万门逻辑所用的典型时间8数字系统设计与CPLD应用4.高性能价格比Altera公司不断改进产品的开发与制造工艺，10多年积累的经验使其工艺技术及制造工艺非常先进，因此能够提供性能价格比合理的可编程逻辑器件。Altera的PLD的成本与门阵列相当。UserFlashMemoryBlockConfigurationFlashMemoryBlockJTAGCommands9数字系统设计与CPLD应用5.兆(Mega)功能模块Altera的CPLD高达100万门的集成度，使得在单个可编程器件中实现一个完整的数字系统成为可能。为了推进这种高集成度器件的应用，进一步缩短设计周期，Altera提供了兆功能模块并支持AMPP(AlteraMegafunctionPartnersProgram)功能。兆功能模块具有高度的灵活性及固定功能器件所不能达到的性能，如高速有限冲击响应(FIR)滤波器。兆功能可以实现总线协议(PCI总线)、DSP、图像处理、高速网络(包括异步传输方式(ATM))、微处理器及微型外设等。10数字系统设计与CPLD应用6.在系统可编程(ISP)Altera器件的在系统可编程性(ISP)提高了设计灵活性，简化了样品制做过程及流水线生产过程，并且可以对产品进行快速而有效的现场升级。Altera的ISP使用IEEEll49.1标准的JTAG测试端口，可以在一个独立的生产过程中对器件进行编程，并可以对印刷电路板(PCB)进行功能测试。11数字系统设计与CPLD应用3.1.2Altera器件系列Altera公司提供了三大类10个系列的产品：CPLD:多阵列MAX和MAXII，包括MAX9000、MAX7000、MAX5000、MAX3000和Classic系列；经典FPGA：FLEX10K、FLEX8000及FLEX6000系列；先进的可编程单元阵列APEXIIAPEX20K、ACEX1K系列。12数字系统设计与CPLD应用低成本FPGA：CycloneII,Cyclone高密度FPGA：StratixII,Stratix,StratixGX结构化ASIC：HardcopyII，HardcopyStratix，HardcopyAPEX13数字系统设计与CPLD应用FLEX器件采用查找表(LUT)结构来实现逻辑功能，MAX和Classic器件采用乘积项(ProducTerm／PT)结构来实现逻辑功能，而APEX器件采用集LUT、PT和存储于一体的多核结构来实现逻辑功能。每种器件系列针对具体的应用都有各自的特点。开发工具:MAX+PLUSIIQuartusII14数字系统设计与CPLD应用表3.lAltera器件性能对照表15数字系统设计与CPLD应用图3.3AlteraCPLD结构演变示意图16数字系统设计与CPLD应用Altera全系列CPLD的性能特点1．APEX20K系列APEX20K系列器件具有集LUT、PT和存储器于一体的多核结构，这种特性能将各种子系统如处理器、存储器及接口功能集成在单个芯片上。APEX20K系列七种器件的典型门数从l万门到100万门。Altera的第四代可编程逻辑器件开发工具软件Quartus支持APEX20K系列器件。APEX20K17数字系统设计与CPLD应用2.ACEXlK系列ACEXlK系列是Altera最新推出的基于查找表结构的CPLD，具有高性能、低价格特性。MAX+PLUSllV9.6以上版本支持ACEXlK系列器件的开发。ACEX1K18数字系统设计与CPLD应用3.FLEXl0K系列FLEX10K器件系列是第一款多达25万门的嵌入式PLD，该系列包括FLEX10A、FLEXl0KB和FLEXl0KE。FLEXl0K的高密度和易于在设计中实现复杂宏函数与存储器，因此可以适应系统级设计的需求。每个FLEXl0K器件都包含一个嵌入式阵列，它为设计者提供了有效的嵌入式门阵列和灵活的可编程逻辑。19数字系统设计与CPLD应用嵌入式阵列是由一系列嵌入式阵列块(EAB)组成的，它能够用来实现各种存储器和复杂逻辑功能。另外，FLEXl0K器件能够通过外部配置EPROM或智能控制器进行在电路(在系统)配置。FLEXl0K器件也提供多电压(Multivolt)I／O接口，它允许器件桥接在以不同电压工作的系统中。20数字系统设计与CPLD应用FLEXl0K还具有多个低失真时钟、时钟锁定和时钟自举锁相环(PLL)电路以及内部三态总线等特性。所有这些特点使得FLEXl0K器件成为替代传统专用门阵列的理想选择。2.5V、0.25µm的FLEXl0KE器件支持实现高效双端口RAM，进一步增强了FLEX10K系列器件的性能。用FLEXl0KE设计的3.3VPCI比用FLEXl0KA所设计的平均要快20％～30％。21数字系统设计与CPLD应用4.FLEX8000系列FLEX8000系列适合于需要大量寄存器和I／O引脚的应用系统。该系列器件的集成度为2500～16000可用门、282～1500个寄存器以及78～208个用户I／O引脚。FLEX8000能够通过外部配置EPROM或智能控制器进行在线配置。FLEX8000还提供了多电压I／O接口，允许器件桥接在以不同电压工作的系统中。这些特点和其高性能飞速度可预测的互连方式，使得FLEX8000像基于乘积项结构的器件一样容易使用。低功耗维持状态及在线重新配置等特点使得FLEX8000非常适用于PC机插卡、由电池供电的仪器以及多功能的电信卡。22数字系统设计与CPLD应用5.FLEX6000系列FLEX6000系列为大容量设计提供了一种低成本可编程的交织式门阵列。该器件采用OptiFLEX结构，它由许多含有一个4输入查找表、一个寄存器以及作为进位链和级联链功能的专用通道的逻辑单元(LE)组成。每10个LE组成一个逻辑阵列块(LAB)。FLEX6000器件也含有可重构的SRAM单元，设计者在设计初期直到设计测试过程中可以灵活、迅速地更改其设计。FLEX6000系列提供16000～25000个可用门、1320～1960个LE及117～218个用户I／O引脚。此外，FLEX6000能够实现在线重配置并提供多电压I／O接口操作。23数字系统设计与CPLD应用6.MAX9000系列MAX9000系列把MAX7000的高效宏单元结构与FLEX的高性能、延迟可预测的快速通道(FastTrack)互连结构结合在一体，适用于系统级功能集成。MAX9000采用EEPROM技术。MAX9000器件的集成度为6000～12000可用门、320～560个宏单元及多达216个用户I／O引脚。MAX9000器件适用于用PLD的高性能和ISP的灵活性进行门阵列设计的场合。24数字系统设计与CPLD应用7.MAX7000系列MAX7000系列是Altera公司速度最快的可编程器件，其集成度(包括MAX7000E、MAX7000S和MAX7000A器件)为600～10000可用门、32～256个宏单元及36～212个用户I／O引脚。这些基于EEPROM的器件组合传输延迟快至4.5ns，16位计数器的频率可达192.3MHz。25数字系统设计与CPLD应用此外，MAX7000器件输入寄存器的建立时间非常短，能提供多个系统时钟且有可编程的速度／功耗控制。MAX7000E是MAX7000系列的增强型，具有更高的集成度。MAX7000S器件也具有MAX7000E器件的增强特性，且支持JTAG的边界扫描测试(BST)回路和ISP。MAX7000A器件通过嵌入IEEE标准1149.l(JTAG)接口支持3.3VISP，并具有高级引脚锁定功能。这种器件具有节能模式，用户可以将信号通路或整个器件定义为低功耗模式。26数字系统设计与CPLD应用因为大多数逻辑应用中只要求小部分逻辑门工作在上限频率上，所以使用这一特性，可使器件整体能耗减少50％以上。MAX7000还具有可编程压摆率控制、六个引脚或逻辑驱动输出使能信号、快速建立时间的输入寄存器、多电压I／O接口能力和扩展乘积项分布可配置等结构特性。27数字系统设计与CPLD应用8．MAX5000系列MAX5000系列是Altera的第一代MAX器件，广泛应用于需要高级组合逻辑的低成本场合。这类器件的集成度为600～3750可用门、28～100个引脚。基于EPROM的MAX5000器件的编程信息不易丢失，可用紫外光进行擦除。由于该系列器件已很成熟，加之Altera公司对其不断改进和采用更先进的工艺，使得MAX5000器件每个宏单元的价格接近于大批量生产的ASIC和门阵列。28数字系统设计与CPLD应用9．MAX3000A系列MAX3000A系列是Altera的廉价、高集成度的可编程逻辑系列，集成度范围为600～5000可用门、32～256个宏单元、34～158个可用I／O引脚。这些基于EEPROM的器件组合传输延迟快至4.5ns，16位计数器频率达192.3MHz。MAX3000A器件具有多个系统时钟，还具有可编程的速度／功耗控制功能。MAX3000A器件提供JTAGBST回路和ISP支持，工业标准四引脚JTAG接口实现在线编程。这些器件也支持热拔插和多电压接口，其I／0引脚与5.0V、3.3V和2.5V逻辑电平相容。29数字系统设计与CPLD应用10.Classic系列Classic系列是Altera公司最早的产品系列，其集成度可达900可用门、68个引脚。工业标准的Classic系列由一个具有公共互连逻辑的阵列构成，适合于集成度低、价格便宜的场合使用。该系列具有独特的“0”功耗(Zero-Power)模式，维持状态的电流只有微安量级，这对于低功耗的应用非常理想。该系列基于EPROM工艺，编程信息不易丢失。30数字系统设计与CPLD应用§3.2MAX7000系列器件3.2.1MAX7000器件性能特点:31数字系统设计与CPLD应用MAX7000系列：高性能CPLD①MAX7000器件是基于Altera公司第二代MAX结构，采用先进的CMOSEEPROM技术制造的。MAX7000器件提供多达5000个可用门和在系统可编程(ISP)功能，其引脚到引脚延时快达5ns，计数器频率高达175.4MHz。各种速度等级的MAX7000S、MAX7000A／AE／B和MAX7