MTK PCB Layout Guide

Date:3/02/2006Createdby:CowinWeiPCBLayoutGuide2010年3月16日ProprietaryandConfidentialInformation2目录zSpreadtrumsolution的特点zPCBSTACKzPlacementzLayout2010年3月16日ProprietaryandConfidentialInformation3SpreadtrumsolutionRFPartMTDOMTDIMTCKMTMSMTRST_NU0TXDU0RXDU0DTRNU0RTSNU0DSRNU0CTSNU1TXDU1RXDSDASCLKEYOUT[5:0]KEYIN[4:0]MCLKIAFCOUTMICPMICNEARPEARNAUXMICPAUXMICNAUXSPPAUXSPNTX/RXIPTX/RXINTX/RXQPTX/RXQNRFCTL[15:0]RFSDARFSCKRFSENPAGSMADCI[4:0]DACLDO1LDO2VBATARM7TDMIEMA[24:0]EMD[15:0]EMBL_NEMBH_NEMOE_NEMWE_NEMCS_N[7:0]Ext.MemInterfaceCLK32ICLK32OSystemControlRST_NXTLENPBINTSIMInterfaceUART0UART1SIKeypadRTCPWMAPWMBPWMA/DD/AJTAGClock&PLLRFControlPAControlBasebandCodecVoiceBandCodecPower/ChargerManagementX/YRAMProgRAMProgROMRAMROMXROMInterruptControlEncryptionEnagineChannelCodecViterbiEqualizerInterruptControlSharedRAMTest/DebugInterfaceAVDDVDDCOREVDDPLLExt.MemInterfaceSystemTimingSSRSTSSCLKSSDRSSDXDAISIMCLKSIMDASIMPESIMRSTVDDIOTeakLiteX-PortandY-PortP-PortZ-PortVdrvU2TXDU2RXDUART2DMAGEATimerSSMD0SSMD1ChargeLi-ionbattery32kcrystal123456789*0#Download&TuningSIMcardMCPBackupBattery2010年3月16日ProprietaryandConfidentialInformation4Spreadtrumsolution的特点最大的特点：集成度高，集成了ABB，DBB和PMU给Layout带来：“217Hz”noise问题；电源，数字和模拟部分的相互干扰问题；更复杂的EMI/EMC问题；2010年3月16日ProprietaryandConfidentialInformation5PCBSTACK一个典型的8层板结构(H=1mm)FileNameDescriptionMaterialThicknessErsm001.phoTopSolderMaskResistInk15PlatingCu22art001.phoLayer10.075/CuRCCCopper12Dielectric0.075/CuRCCResin653.3±[e-mail]21/2OZCu17DielectricFR-41304.1±[e-mail]31/2OZCu17DielectricCOREFR-41004.2±[e-mail]41/2OZCu17DielectricFR-41854.3±[e-mail]51/2OZCu17DielectricCOREFR-41004.2±[e-mail]61/2OZCu17DielectricFR-41304.1±[e-mail]71/2OZCu17PlatingCu20Dielectric0.075/CuRCCResin653.3±[e-mail]80.075/CuRCCCopper12PlatingCu22sm008.phoBottomSolderMaskResistInk15Total1015Note:1OZ=1.4mil=35μm2010年3月16日ProprietaryandConfidentialInformation6PCBSTACK：规则z走线WIDTH/SPACE为4mil/4milzCopper与Trace、Via、Pad、BoardLine等的距离应大于8mil以上z同一NET上的两个VIA的距离为0，不允许出现外环重叠的情况，最坏情况为边缘相切。z过孔的类型有1-2、2-7、7-8、1-8四种，其中1-2、7-8的标准为12/4mil，2-7的为19/8mil，1-8的VIA根据需要确定，一般为20/10mil，根据板厂的能力设置。2010年3月16日ProprietaryandConfidentialInformation7PCBSTACK:ImpedanceControl+/-5Ω50Ω4milStriplineLayer4&Layer6Layer5+/-5Ω50Ω21milMicrostripLayer4Layer1ToleranceCharacteristicImpedanceWidthTypeReferenceGroundL1:Component;L2/L3/:trace;L4:GND;L5:RF/Audiotrace;L6:power;L7:keypadtrace;L8:Keypad;布线规划RF阻抗控制2010年3月16日ProprietaryandConfidentialInformation8PLACEMENT一个典型Placement：zRF同BB相对隔开；zDigital同analogy隔开zAudio同RF/Digital隔开zPA电流通路z电源布局z相同性质/电路相关部分相对集中tranceiverPAFlashBBaudioBatterCAnalogyBBAntennaPlacement原则：z器件集中/隔离原则z保持不同部分信号的回路的通畅和相对独立2010年3月16日ProprietaryandConfidentialInformation9Placement:规则1RF部分：布局保证RF走线尽量短，而且不要有交叉；大功率线（PA输出和从开关到天线的连线）优先级更高；2总线考虑flash（MCP)同BB，以及其他总线设备的相对位置尽量按推荐的，保证BB到flash(MCP)的走线最顺畅；3电源（LDO)考虑电源和LDO输出线上的电容尽量靠近相应的管腿；4EMI/ESDFPC的EMI尽量靠近connector；ESD器件要就近摆放5BB周围器件（特别是模拟部分）要严格按照参考设计2010年3月16日ProprietaryandConfidentialInformation10z元器件与元器件外框边缘的距离大于10mil,一般最少为12mil，元器件距板边的距离至少12mil以上，结构定位器件除外z芯片电源的滤波电容必须放在芯片PIN旁边，比如AVDDVBO、AVDDVB、AVDDBB、AVDDAUX、AVDD36、VBAT、VDRAM、VDDIO、VMEM、DVDD3V、VDD、VLCD等等。zRF部分的器件摆放请参考提供的参考设计。尤其注意滤波器、开关、隔离器等器件的位置。将收发电路功能块电路分开，并采用屏蔽盖屏蔽。z晶振必须放在离芯片最近的地方，但不要放在靠近板边的地方，包括13M、32.768K。z基带处理芯片及外部MEMORY尽量靠近，并采用屏蔽盖屏蔽。z屏蔽盖的焊接线的宽度视屏蔽盖厚度而定，但至少25mil，元器件距离屏蔽盖的焊接线距离至少12mil，同时要考虑器件的高度是否超出屏蔽盖。z升压电路，音频电路、FPC远离天线z充电电路远离RF、Audio以及其它敏感电路。zAUDIO部分滤波电路的输入输出级应该相互隔离，不能有耦合Placement:更多的详细规则2010年3月16日ProprietaryandConfidentialInformation11Layout：原则Layout基本原则：z同样性质的线尽量压缩；z不同性质的线之间尽量用GND+VIA隔开；z保证信号回路的相对独立；z保证地的完整性，每个GNDPIN需要可靠连接到主GND平面(L4)；z敏感线的包GND和隔离处理;zEMI/ESD考虑；2010年3月16日ProprietaryandConfidentialInformation12Layout：RFPartz可靠的接地，PA电流可靠的回流路径；z充足的GNDVIA，特别是PA和switchplexer下面；z注意阻抗控制线,铺GND时用12milclearance；z避免PA的输入和输出之间，开关的输入和输出之间的耦合；zTransceiver下面在表层不要有线；z为减小寄生电容，挖GND处理：天线的PAD下面全部挖空，表层RF线和PAD下面，以L4为参考GND；zVramp/AFC/IQ线/clk线避免被其他信号干扰或干扰别人；2010年3月16日ProprietaryandConfidentialInformation13Layout:BB处理模拟部分外围走线要紧凑，避免交叉和干扰(特别注意VRBG,AVDDAUX,AVDDBB,AVDDVB,AVDDVBO）；保证模拟部分有一个相对干净的GND（L3）；不同模拟GND要单点接地处理；避免数字部分的线对模拟的干扰；2010年3月16日ProprietaryandConfidentialInformation14Layout：总线处理JEPGICFlashBB尽量压缩；从BB先到Flash(SRAM).再到其他总线设备;2010年3月16日ProprietaryandConfidentialInformation15Layout:VBAT处理z星型走线：不同的分支到PA，到BBchip，到AudioPA等；z根据流经的电流大小来控制不同分支的宽度和打孔数量；zVBAT线需要避开其他线，特别是audio线；zBB内部的LDO分别给RF，digital,analogy供电；相应的VBAT也要用不同分支来供电；2010年3月16日ProprietaryandConfidentialInformation16Layout:audio处理Audio的线（特别是MIC的线）一定要同其他的线充分隔离，保证上下层都是比较完整的GND，整个用GND包起来；滤波前后的线不能相互之间有耦合；audioPA的输出功率较大，注意线宽；2010年3月16日ProprietaryandConfidentialInformation17Layout:ESD考虑z让元器件离板边保持一定的距离；z敏感线（reset，PBINT）走板内层和不要太靠近板边；z可能的话，PCB四周保留一圈露铜的地线，四周足够多的GND孔;zESD器件接地良好，直接（通过VIA）连接到地平面;z受保护的信号线保证先通过到ESD器件，路径尽量短;侧健ESD保护电路2010年3月16日ProprietaryandConfidentialInformation18Layout:EMI考虑z尽量把高速信号线（13M时钟线等），电源线等易产生辐射和干扰的线走在板中间层，用地平面隔开和保护；对于音频、RST、RF－RAMP信号等敏感信号，容易被干扰而影响性能尽量用地隔开和保护；z解耦电容必须尽量靠近相应的器件，走线先到电容，来保证解耦的有效性；RF、digital、audio电路之间注