您好,欢迎访问三七文档
当前位置:首页 > 电子/通信 > 电子设计/PCB > XILINX FPGA CPLD设计 ISE快速入门[新手教程]
ISE4.1i快速入门1XILINXFPGA/CPLD设计丛书-1ISE4.1i快速入门XILINXInsight-科汇盈丰TheProgrammableLogicCompany技术领先的合作伙伴ISE4.1i快速入门2目录ISE教程------------------------------------------------------------------------------------------------------3教程概述-------------------------------------------------------------------------------------------------4设计开始-------------------------------------------------------------------------------------------------5软件要求-------------------------------------------------------------------------------------------5运行ISE软件--------------------------------------------------------------------------------------5使用在线帮助-------------------------------------------------------------------------------------5设计输入VHDL----------------------------------------------------------------------------------------6创建一个新的工程项----------------------------------------------------------------------------6创建一个计数器模块----------------------------------------------------------------------------6利用计数器模板修改计数器模块-------------------------------------------------------------7仿真行为模型功能仿真--------------------------------------------------------------------------9创建一个testbench波形源文件-------------------------------------------------------------9初始化计数器输入-----------------------------------------------------------------------10生成预期的输出响应--------------------------------------------------------------------10使用ModelSim进行仿真---------------------------------------------------------------------11行为仿真-----------------------------------------------------------------------------------11布局布线后的仿真-----------------------------------------------------------------------12设计输入顶层为原理图-------------------------------------------------------------------------14创建VHDL模块生成一个原理图符号----------------------------------------------------14创建一个新的顶层原理图--------------------------------------------------------------------14例化VHDL模块----------------------------------------------------------------------------------14原理图中连线-----------------------------------------------------------------------------------15为连线添加网络名-----------------------------------------------------------------------------16为总线添加网络名-----------------------------------------------------------------------------17添加输入/输出管脚标记----------------------------------------------------------------------18设计实现-----------------------------------------------------------------------------------------------20运行实现设计-----------------------------------------------------------------------------------20在资源分配器Floorplanner中查看设计布局-----------------------------------------20对顶层文件进行仿真时序仿真----------------------------------------------------------------22创建一个testbench波形源文件----------------------------------------------------------22初始化计数器输入-----------------------------------------------------------------------------22生成预期的输出响应--------------------------------------------------------------------------22布局布线后的仿真-----------------------------------------------------------------------------24附录EDIF设计方法---------------------------------------------------------------------------------26设计输入-----------------------------------------------------------------------------------------------26创建一个新的工程项--------------------------------------------------------------------------26添加EDIF源文件-------------------------------------------------------------------------------27设计实现-----------------------------------------------------------------------------------------------27运行实现设计-----------------------------------------------------------------------------------27在FPGAEditor中查看设计-----------------------------------------------------------------28XILINXInsight-科汇盈丰TheProgrammableLogicCompany技术领先的合作伙伴ISE4.1i快速入门3ISE教程ISE-IntegratedSoftwareEnvironment本教程主要是向ISE的初学者描述和演示,在XILINX的ISE集成软件环境中如何用VHDL和原理图的方式进行设计输入如何用ModelSim仿真工具对设计进行功能仿真和时序仿真如何实现设计注本教程的例子是在PC机上的ISE4.x环境中实现的本教程包括以下几个章节教程概述设计开始设计输入(VHDL)行为模型仿真功能仿真设计输入(顶层为原理图)设计实现对顶层文件进行仿真时序仿真要想学习如何用网表文件进行设计请参考附录EDIF设计方法要想更深入地学习了解ISE设计工具请参阅XILINX网站上的ISE深入教程()XILINXInsight-科汇盈丰TheProgrammableLogicCompany技术领先的合作伙伴ISE4.1i快速入门4教程概述完成本教程后你将会对以下的设计流程有一个清楚的认识创建一个新的工程项用Virtex器件作为设计的目标器件用ISE的语言模板生成一个4位计数器的VHDL模块创建一个用波形输入的测试向量文件并对4位计数器进行功能仿真创建一个顶层为原理图输入的设计在顶层原理图中调用计数器的VHDL模块把所有的模块连接在一起并标出内连网线总线以及I/O管脚的名称对4位计数器模块和顶层原理图的输入信号波形进行初始化设置并对仿真长度进行约束对4位计数器模块进行功能和时序仿真对顶层原理图设计进行时序仿真使用Floorplanner工具查看经过布局布线后该设计的布局情况参照附录EDIF设计方法完成网表(EDIF)文件输入的设计流程参照附录EDIF设计方法使用FPGAEditor查看经过布局布线后该设计的布局和布线情况XILINXInsight-科汇盈丰TheProgrammableLogicCompany技术领先的合作伙伴ISE4.1i快速入门5设计开始本节主要描述本教程的软件要求如何在PC机上运行ISE软件以及如何获得在线帮助软件要求为了完成本教程你必须在你的PC机上安装以下软件ISE4.xModelSimVHDL如果在XILINX的软件安装过程中遇到问题请参阅ISE安装指南ISEReleaseNotesandInstallationGuide软件安装完后环境变量应如下所述1在Windows98中如果你的ISE软件安装在C:\XILINX目录下ModelSim软件安装在C:\Modeltech目录下在C:\autoexec.bat文件中应该包含如下设置SETXILINX=C:\XILINXSETPATH=%XILINX%\BIN\NT;C:\Modeltech\win32;SETLM_LICENSE_FILE=%XILINX%\data\license.dat;C:\Modeltech\win32\license.dat;2在WindowsNT/2000中通过选择开始-设置-控制面板-系统-高级-环境变量等选项来设置相应的环境变量关于在线申请ModelSimXESt
本文标题:XILINX FPGA CPLD设计 ISE快速入门[新手教程]
链接地址:https://www.777doc.com/doc-50851 .html