第2章大规模可编程逻辑器件-PowerPoint演示

第2章大规模可编程逻辑器件第2章大规模可编程逻辑器件2.1可编程逻辑器件概述2.2复杂可编程逻辑器件(CPLD)2.3现场可编程门阵列(FPGA)2.4在系统可编程(ISP)逻辑器件2.5FPGA和CPLD的开发应用选择第2章大规模可编程逻辑器件2.1可编程逻辑器件概述2.1.1PLD的发展进程最早的可编程逻辑器件出现在20世纪70年代初，主要是可编程只读存储器(PROM)和可编程逻辑阵列(PLA)。20世纪70年代末出现了可编程阵列逻辑(PAL—ProgrammableArrayLogic)器件。20世纪80年代初期，美国Lattice公司推出了一种新型的PLD器件，称为通用阵列逻辑(GAL-GenericArrayLogic)，一般认为它是第二代PLD器件。随着技术的进步，生产工艺的不断改进，器件规模不断扩大，逻辑功能不断增强，各种可编程逻辑器件如雨后春笋般地涌现，如PROM、EPROM、E2PROM等。第2章大规模可编程逻辑器件在EPROM基础上出现的高密度可编程逻辑器件称为EPLD或CPLD。现在一般把超过某一集成度的PLD器件都称为CPLD。在20世纪80年代中期，美国Xilinx公司首先推出了现场可编程门阵列(FPGA)器件。FPGA器件采用逻辑单元阵列结构和静态随机存取存储器工艺，设计灵活，集成度高，可无限次反复编程，并可现场模拟调试验证。在20世纪90年代初，Lattice公司又推出了在系统可编程大规模集成电路(ispLSI)。第2章大规模可编程逻辑器件表2.1Altera系列产品主要性能系列代表产品配置单元逻辑单元(FF)最大用户I/O速度等级/nsRAM/位APEX20KEP20K1000ESRAM422407804540kFLEX10KEPF10K10SRAM4992(5392)406424576FLEX8000EPF8050SRAM4032(4656)3603MAX9000EPM9560EEPROM560(772)21212MAX7000EPM7256EEPROM25616010FLASHlogicEPX8160SRAM/FLASH1601721020480MAX5000EPM5192EPROM192641ClassicEP1810EPROM484820第2章大规模可编程逻辑器件美国Xilinx公司在1985年推出了世界上第一块现场可编程门阵列(FPGA)器件，最初3个完整的系列产品分别命名为XC2000、XC3000和XC4000，共有19个品种，后又增加了低电压(3.3V)的“L”系列、多I/O引脚的“H”系列及更高速的“A”系列，并推出了与XC3000兼容的XC3100/A系列，在XC4000的基础上又增加了“E”和“EX”系列。在1995年，Xilinx又增加了XC5000、XC6200和XC8100FPGA系列，并取得了突破性进展。而后又推出了Spartan和Virture系列。Xilinx还有3个EPLD系列产品：XC7200、XC7300和XC9500，如表2.2所示。第2章大规模可编程逻辑器件表2.2Xilinx系列产品主要性能系列代表产品可用门宏单元逻辑单元(FF)速度等级/ns驱动能力/mA最大用户I/ORAM/位XC2000XC2018L1.0k~1.5k10017210474XC3000XC30905.0k~6.0k32092864144XC3100XC3195/A6.5k~7.5k48413200.98176XC4000XC4063EX62k~130k2304537621238473728XC5200XC521514k~18k484193648244XC6200XC626464k~100k16384163848512262kXC8100XC81098.1k~9.4k26881344124208XC7200XC7272A2.0k7212615872XC7300XC731443.8k144234724156XC9500XC952886.4k2882881024180第2章大规模可编程逻辑器件Lattice公司成立于1983年，是E2CMOS技术的开拓者，发明了GAL器件，是低密度PLD的最大供应商。该公司于20世纪90年代开始进入HDPLD领域，并推出了pLSI/ispLSI器件，实现了在系统可编程技术(ISP)。ISP使用户能够在无须从系统板上拔下芯片或从系统中取出电路板的情况下，改变芯片的逻辑内容乃至改变整个电子系统的功能。这种技术能大大缩短设计周期，简化生产流程，降低设计成本。Lattice公司目前的pLSI/ispLSI器件主要有6个系列：pLSI/ispLSI1000、2000、3000、5000、6000和8000系列，如表2.3所示。第2章大规模可编程逻辑器件表2.3Lattice系列产品主要性能系列代表产品可用门宏单元逻辑单元(FF)速度等级/ns最大用户I/OisPLSI1000/Eisp1488k1922885108ispLSI2000/E/V/Eisp21928k1921926110ispLSI3000isp344820k32067212224ispLSI5000Visp5512V24k51238410384ispLSI6000isp6192*25k19241615159ispLSI8000isp884045k84011528.5312第2章大规模可编程逻辑器件2.1.2PLD的种类及分类方法目前生产PLD的厂家有Xilinx、Altera、Actel、Atemel、AMD、AT&T、Cypress、Intel、Motorola、Quicklogic、TI(TexasInstrument)等。常见的PLD产品有：PROM、EPROM、EEPROM、PLA、FPLA、PAL、GAL、CPLD、EPLD、EEPLD、HDPLD、FPGA、pLSI、ispLSI、ispGAL和ispGDS等。PLD的分类方法较多，也不统一，下面简单介绍4种。第2章大规模可编程逻辑器件1．从结构的复杂程度分类从结构的复杂程度上一般可将PLD分为简单PLD和复杂PLD(CPLD)，或分为低密度PLD和高密度PLD(HDPLD)。通常，当PLD中的等效门数超过500门时，则认为它是高密度PLD。传统的PAL和GAL是典型的低密度PLD，其余如EPLD、FPGA和pLSI/ispLSI则称为HDPLD或CPLD。第2章大规模可编程逻辑器件2．从互连结构上分类从互连结构上可将PLD分为确定型和统计型两类。确定型PLD提供的互连结构每次用相同的互连线实现布线，所以，这类PLD的定时特性常常可以从数据手册上查阅而事先确定。这类PLD是由PROM结构演变而来的，目前除了FPGA器件外，基本上都属于这一类结构。统计型结构是指设计系统每次执行相同的功能，却能给出不同的布线模式，一般无法确切地预知线路的延时。所以，设计系统必须允许设计者提出约束条件，如关键路径的延时和关联信号的延时差等。这类器件的典型代表是FPGA系列。第2章大规模可编程逻辑器件3．从可编程特性上分类从可编程特性上可将PLD分为一次可编程和重复可编程两类。一次可编程的典型产品是PROM、PAL和熔丝型FPGA，其他大多是重复可编程的。其中，用紫外线擦除的产品的编程次数一般在几十次的量级，采用电擦除方式的产品的编程的次数稍多些，采用E2CMOS工艺的产品，擦写次数可达上千次，而采用SRAM(静态随机存取存储器)结构，则被认为可实现无限次的编程。第2章大规模可编程逻辑器件4．从可编程器件的编程元件上分类最早的PLD器件(如PAL)大多是TTL工艺，但后来的PLD器件(如GAL、EPLD、FPGA及pLSI/ISP器件)都采用MOS工艺(如NMOS、CMOS、E2CMOS等)。目前，一般有下列5种编程元件：①熔丝型开关(一次可编程，要求大电流)；②可编程低阻电路元件(多次可编程，要求中电压)；③EPROM的编程元件(需要有石英窗口，紫外线擦除)；④EEPROM的编程元件；⑤基于SRAM的编程元件。第2章大规模可编程逻辑器件2.2复杂可编程逻辑器件(CPLD)2.2.1CPLD的基本结构早期的CPLD主要用来替代PAL器件，所以其结构与PAL、GAL基本相同，采用了可编程的与阵列和固定的或阵列结构。再加上一个全局共享的可编程与阵列，把多个宏单元连接起来，并增加了I/O控制模块的数量和功能。可以把CPLD的基本结构看成由逻辑阵列宏单元和I/O控制模块两部分组成。第2章大规模可编程逻辑器件1．逻辑阵列宏单元在较早的CPLD中，由结构相同的逻辑阵列组成宏单元模块。一个逻辑阵列单元的基本结构如图2.1所示。输入项由专用输入端和I/O端组成，而来自I/O端口的输入项，可通过I/O结构控制模块的反馈选择，可以是I/O端信号的直接输入，也可以是本单元输出的内部反馈。所有输入项都经过缓冲器驱动，并输出其输入的原码及补码。图2.1中所有竖线为逻辑单元阵列的输入线，每个单元各有9条横向线，称为积项线(或称为乘积项)。在每条输入线和积项线的交叉处设有一个EPROM单元进行编程，以实现输入项与乘积项的连接关系，这样使得逻辑阵列中的与阵列是可编程的。其中，8条积项线用作或门的输入，构成一个具有８个积项和的组合逻辑输出；另一条积项线(OE线)连到本单元的三态输出缓冲器的控制端，以I/O端作输出、输入或双向输出等工作方式。第2章大规模可编程逻辑器件图2.1逻辑阵列单元结构图1时钟3028262420223435333231292725232119532469811101312151418171670反馈输出控制积项和输出I/O端专用输入端线项积OE第2章大规模可编程逻辑器件可以看出，早期CPLD中的逻辑阵列结构与PAL、GAL中的结构极为类似，只是用EPROM单元取代了PAL中的熔丝和GAL中的E2PROM单元。和GAL器件一样，可实现擦除和再编程功能。在基本结构中，每个或门有固定乘积项(8个)，也就是说，逻辑阵列单元中的或阵列是固定的、不可编程的，因而这种结构的灵活性差。据统计，实际工作中常用到的组合逻辑，约有70%是只含3个乘积项及3个以下的积项和。另一方面，对遇到复杂的组合逻辑所需的乘积项可能超过8个，这又要用两个或多个逻辑单元来实现。器件的资源利用率不高。为此，目前的CPLD在逻辑阵列单元结构方面作了很大改进，下面讨论几种改进的结构形式。第2章大规模可编程逻辑器件1)乘积项数目不同的逻辑阵列单元图2.2所示是一个具有12个专用输入端和10个I/O端的CPLD，共有10个逻辑阵列单元，分成5个逻辑单元对，各对分别由不同数量的乘积项组成。由图2.2可见，中间的逻辑单元对可实现16个积项和的组合逻辑输出，最外侧的逻辑单元对由8个乘积项组成，其余3对分别由10、12、14个乘积项组成，从而可实现更为复杂的逻辑功能。各逻辑单元中另有一条积项线作输出三态缓冲器的控制。具有这种结构的代表产品为Atmel公司的AT220V10Ａ器件。第2章大规模可编程逻辑器件图2.2积项线数不同的逻辑阵列单元输入线输出逻辑ASYNCHRONOUSRESET(DIP,SMT)(23,27)(22,26)(21,25)(20,24)I/O(19,23)(18,21)(17,20)(16,19)(15,16)(14,17)(13,16)(DIP,SMT)(1,2)(2,3)(3,4)(4,5)(5,6)(6,7)(7,9)(8,10)(9,11)(10,12)(11,13)810121416161412108SP79111315151311000000000OEOEOEOEOEOEOEOEOEAROE0974036322820161284024第2章大规模可编程逻辑器件2)具有两个或项输出的逻辑阵列单元图2.3是具有两个固定积项和输出的CPLD的结构图。由图可见，每个单元中含有两个或项输出，而每个或项均有固定的4个乘积项输入。为提高内部各或项的利用率，每个或项的输出均先送到一个由EPR