第5章触发器及含触发器的PLD

第5章触发器及含触发器的PLD5.1概述触发器RS触发器D触发器J-K触发器T触发器5.2RS触发器5.2.1基本RS触发器5.2RS触发器5.2.1基本RS触发器5.2RS触发器5.2.1基本RS触发器5.2RS触发器5.2.2具备时钟控制的RS触发器5.2RS触发器5.2.2具备时钟控制的RS触发器5.2RS触发器5.2.2具备时钟控制的RS触发器5.2RS触发器5.2.3主从RS触发器5.2RS触发器5.2.4RS触发器的应用5.3D触发器5.3.1最简结构电平触发型D触发器5.3D触发器5.3.2经典结构电平触发型D触发器5.3D触发器5.3.3维持-组塞边沿触发型D触发器5.3D触发器5.3.3维持-组塞边沿触发型D触发器5.3D触发器5.3.3维持-组塞边沿触发型D触发器【例5-1】图5-12是上升沿触发型D触发器的输入信号和时钟脉冲波形，设触发器的初始状态为0，确定输出信号Q的波形。5.3D触发器5.3.3维持-组塞边沿触发型D触发器【例5-2】图5-13是两个边沿D触发器构成的电路图，设触发器的初始状态Q1Q0=00，试确定Q0及Q1在时钟脉冲作用下的波形（参考图5-14的输入波形）。5.3D触发器5.3.4由CMOS传输门构成的各类D触发器1.电平型触发型D触发器5.3D触发器5.3.4由CMOS传输门构成的各类D触发器2.带清零和置位控制端的电平型D触发器。5.3D触发器5.3.4由CMOS传输门构成的各类D触发器3.边沿触发型D触发器5.3D触发器5.3.4由CMOS传输门构成的各类D触发器4.带清零和置位控制端的边沿触发型D触发器5.4JK触发器5.4.1主从JK触发器5.4JK触发器5.4.1主从JK触发器5.4JK触发器5.4.2边沿触发型JK触发器5.4JK触发器5.4.2边沿触发型JK触发器【例5-3】设上升沿JK触发器电路如图5-22所示，其初态为0，输入信号波形如图5-19所示，试画出它的输出波形。5.4JK触发器5.4.2边沿触发型JK触发器【例5-4】图5-24给出了由两个边沿JK触发器连接而成的逻辑电路，设两个触发器的初始状态都是0状态，试确定输出端Q1、Q0的波形，并写出由这些波形所表示的二进制序列。5.5触发器间的转换5.5.1D触发器转换为JK、T和T’触发器（1）D触发器转换成JK触发器。5.5触发器间的转换5.5.1D触发器转换为JK、T和T’触发器（2）D触发器转换成T和T＇触发器。5.5触发器间的转换5.5.1D触发器转换为JK、T和T’触发器（2）D触发器转换成T和T＇触发器。5.5触发器间的转换5.5.2JK触发器转换为D触发器5.6含触发器的PLD的结构与原理5.6.1通用可编程逻辑器件GAL5.6含触发器的PLD的结构与原理5.6.1通用可编程逻辑器件GAL5.6含触发器的PLD的结构与原理5.6.2复杂可编程逻辑器件CPLD5.6含触发器的PLD的结构与原理5.6.2复杂可编程逻辑器件CPLD1．逻辑阵列块LAB2．逻辑宏单元5.6含触发器的PLD的结构与原理5.6.3现场可编程门阵列FPGA1.查找表逻辑结构5.6含触发器的PLD的结构与原理2.Cyclone系列FPGA器件的基本结构5.6含触发器的PLD的结构与原理3.Cyclone中的嵌入式模块5.6.3现场可编程门阵列FPGA习题习题实验5-1．验证集成触发器的逻辑功能及相互转换的方法实验5-2.由RS触发器构成的多路抢答器设计