第6章 只读存储器(ROM)与可编程逻辑器件(PLD) 36页

回首页第6章只读存储器第6章只读存储器（ROM）与可编程逻辑器件（PLD）6.1只读存储器（ROM）6.2可编程逻辑器件（PLD）回首页第6章只读存储器ROM的分类掩膜ROM：不能改写。PROM：只能改写一次。EPROM：可以改写多次。存储器的分类RAM：在工作时既能从中读出（取出）信息，又能随时写入（存入）信息，但断电后所存信息消失。ROM：在工作时只能从中读出信息，不能写入信息，且断电后其所存信息在仍能保持。6.1只读存储器（ROM）回首页第6章只读存储器6.1.1ROM的结构及工作原理1、ROM的结构W0W1Wi12nW……D0D1…Db-1…位线输出数据0单元1单元i单元2n-1单元存储体地址输入字线……地址译码器…A0A1An-1………存储容量＝字线数×位线数＝2n×b（位）存储单元地址回首页第6章只读存储器2、ROM的工作原理11D3D2D1D0A1A0W0W1W2W3≥1≥1≥1≥1&&&&4×4位ROM地址译码器存储体0100AAmW0111AAmW0122AAmW0133AAmW310310330301321321220203mmmWWWDmmWWDmmmWWWDmmWWD回首页第6章只读存储器存储内容地址A1A0字线W0W1W2W3存储内容D3D2D1D00001101110000100001000011011010111000111对于给定的地址，相应一条字线输出高电平，与该字线相连接的或门输出为1，未连接的或门输出为0。回首页第6章只读存储器11D3D2D1D0A1A0W0W1W2W3≥1≥1≥1≥1&&&&地址A1A0字线W0W1W2W3存储内容D3D2D1D00001101110000100001000011011010111000111A1=0A0=0W0=1W1=0W2=0W3=0D3=1D1=1D0=1D2=0回首页第6章只读存储器地址A1A0字线W0W1W2W3存储内容D3D2D1D0000110111000010000100001101101011100011111D3D2D1D0A1A0W0W1W2W3≥1≥1≥1≥1&&&&A1=0A0=1W0=0W1=1W2=0W3=0D3=0D1=0D0=1D2=1回首页第6章只读存储器地址A1A0字线W0W1W2W3存储内容D3D2D1D0000110111000010000100001101101011100011111D3D2D1D0A1A0W0W1W2W3≥1≥1≥1≥1&&&&A1=1A0=0W0=0W1=0W2=1W3=0D3=1D1=0D0=0D2=1回首页第6章只读存储器地址A1A0字线W0W1W2W3存储内容D3D2D1D0000110111000010000100001101101011100011111D3D2D1D0A1A0W0W1W2W3≥1≥1≥1≥1&&&&A1=1A0=1W0=0W1=0W2=0W3=1D3=0D1=1D0=1D2=1回首页第6章只读存储器A1A1A0A0或门阵列(存储矩阵)与门阵列(地址译码器)Y3Y2Y1Y0m0m1m2m3ROM的简化画法地址译码器产生了输入变量的全部最小项存储体实现了有关最小项的或运算与阵列固定或阵列可编程连接断开回首页第6章只读存储器)13,12,11,10,9,5,4,3,1,0()15,14,12,9,7,1()15,14,13,12,11,10,7,6()13,8,4,1(4321mYmYmYmY6.1.2ROM的应用1、用ROM实现组合逻辑函数逻辑表达式真值表或最小项表达式CBADBCBCAYDCBBCDDABYBCACABYCBAY4321按A、B、C、D排列变量，并将Y1、Y2扩展成为4变量的逻辑函数。回首页第6章只读存储器m0m1m2m3m4m5m6m7m8m9m10m11m12m13m14m15与门阵列(地址译码器)或门阵列(存储矩阵)Y1Y2Y3Y4AABBCCDD选择ROM，画阵列图回首页第6章只读存储器2、用ROM作函数运算表用ROM构成能实现函数y＝x2的运算表电路。例设x的取值范围为0～15的正整数，则对应的是4位二进制正整数，用B＝B3B2B1B0表示。根据y＝x2可算出y的最大值是152＝225，可以用8位二进制数Y＝Y7Y6Y5Y4Y3Y2Y1Y0表示。由此可列出Y＝B2即y＝x2的真值表。回首页第6章只读存储器输入输出注B3B2B1B0Y7Y6Y5Y4Y3Y2Y1Y0十进制数0000000100100011010001010110011110001001101010111100110111101111000000000000000100000100000010010001000000011001001001010011000101000000010100010110010001111001100100001010100111000100111000010149162536496481100121144169196225真值表回首页第6章只读存储器逻辑表达式)15,13,11,9,7,5,3,1(0)14,10,6,2()13,11,5,3()12,11,9,7,5,4()15,13,11,10,7,6()15,14,11,10,9,8()15,14,13,12(01234567mYYmYmYmYmYmYmY回首页第6章只读存储器m0m1m2m3m4m5m6m7m8m9m10m11m12m13m14m15与门阵列(地址译码器)或门阵列(存储矩阵)Y7Y6Y5Y4Y3Y2Y1Y0B3B3B2B2B1B1B0B0阵列图回首页第6章只读存储器3、用ROM作字符发生器电路输出缓冲器A2A1A0D4D3D2D1D0地址译码器用ROM存储字符Z回首页第6章只读存储器6.1.3ROM的容量扩展282726252423222120191817161527256(32k×8)1234567891011121314VPPA12A7A6A5A4A3A2A1A0O0O1O2GNDVCCA14A13A8A9A11OEA10CSO7O6O5O4O3EPROM芯片２７２５６正常使用时，VCC=5V，VPP=5V。编程时，VPP=25V。OE为输出使能端，OE=0时允许输出；OE=1时，输出被禁止，ROM输出端为高阻态。CS为片选端，CS=0时，ROM工作；CS=1时，ROM停止工作，且输出为高阻态（不论OE为何值）。回首页第6章只读存储器1、位扩展（字长的扩展）地址总线A14~A08位总线D7~D08位总线D15~D8CSOEA0O0A14CSO7OEA0O0A14CSO7OE16位数据总线D15~D02725627256……………………地址线及控制线分别并联输出一个作为高8位，另一个作为低8位用两片27256扩展成32k×16位EPROM回首页第6章只读存储器2、字扩展（字数扩展，地址码扩展）用4片27256扩展成4×32k×16位EPROM地址总线A16~A0数据总线D7~D8OEA0O0A14CSO7OEA0O0A14CSO7OE27256(1)27256(2)……………………A0O0A14CSO7OE27256(3)…………A0O0A14CSO7OE27256(4)…………A0Y0A1Y1Y2STY32174LS139Y0Y1Y2Y3OE端、输出线及地址线分别并联高位地址A15、A16作为2线-4线译码器的输入信号，经译码后产生的4个输出信号分别接到4个芯片的CS端回首页第6章只读存储器本节小结1、只读存储器在存入数据以后，不能用简单的方法更改，即它的存储内容是固定不变的，只能从中读出信息，不能写入信息，并且其所存储的信息在断电后仍能保持，常用于存放固定的信息。2、ROM由地址译码器和存储体两部分构成。地址译码器产生了输入变量的全部最小项，即实现了对输入变量的与运算；存储体实现了有关最小项的或运算。因此，ROM实际上是由与门阵列和或门阵列构成的组合电路，利用ROM可以实现任何组合逻辑函数。3、利用ROM实现组合函数的步骤：（1）列出函数的真值表或写出函数的最小项表达式。（2）选择合适的ROM，画出函数的阵列图。回首页第6章只读存储器6.2.1PLD的基本结构输入电路与门阵列或门阵列……输入输出输入项与项或项输出电路1&≥1ABCDABCDY=A·C·DY=A+B+CAAA××(a)缓冲器画法(b)与门画法(c)或门画法PLD的基本结构门电路的简化画法6.2可编程逻辑器件（PLD）回首页第6章只读存储器6.2.2PLD分类分类与阵列或阵列输出电路PROM固定可编程固定PLA可编程可编程固定PAL可编程固定固定GAL可编程固定可组态回首页第6章只读存储器6.2.3PLA的应用用PLA实现逻辑函数的基本原理是基于函数的最简与或表达式CBADBCBCAYDCBBCDDABYBCACABYABCCBACBACBACBAY4321例用PLD实现下列函数各函数已是最简回首页第6章只读存储器111ABCD　　与阵列(可编程)　　　　或阵列(可编程)1&&&&&&&&&&&&&&≥1≥1≥1≥1Y1Y2Y3Y4阵列图回首页第6章只读存储器本节小结PLD的主体是由与门和或门构成的与阵列和或阵列，因此，可利用PLD来实现任何组合逻辑函数，GAL还可用于实现时序逻辑电路。用PLA实现逻辑函数的基本原理是基于函数的最简与或表达式。用PLA实现逻辑函数时，首先需将函数化为最简与或式，然后画出PLA的阵列图。回首页第6章只读存储器6.5随机存取存储器（RAM）3.6.1RAM的结构3.6.2RAM容量的扩张回首页第6章只读存储器RAM是由许许多多的基本寄存器组合起来构成的大规模集成电路。RAM中的每个寄存器称为一个字，寄存器中的每一位称为一个存储单元。寄存器的个数（字数）与寄存器中存储单元个数（位数）的乘积，叫做RAM的容量。按照RAM中寄存器位数的不同，RAM有多字1位和多字多位两种结构形式。在多字1位结构中，每个寄存器都只有1位，例如一个容量为1024×1位的RAM，就是一个有1024个1位寄存器的RAM。多字多位结构中，每个寄存器都有多位，例如一个容量为256×4位的RAM，就是一个有256个4位寄存器的RAM。4.5.1RAM的结构回首页第6章只读存储器存储矩阵地址译码器读/写控制电路…………地址码输入片选读/写控制输入/输出由大量寄存器构成的矩阵用以决定访问哪个字单元用以决定芯片是否工作用以决定对被选中的单元是读还是写读出及写入数据的通道回首页第6章只读存储器X0X1X2X318根列选择线Y0Y1　　…　　Y732根行选择线…容量为256×4RAM的存储矩阵存储单元1024个存储单元排成32行×32列的矩阵每根行选择线选择一行每根列选择线选择一个字列Y1＝1，X2＝1，位于X2和Y1交叉处的字单元可以进行读出或写入操作，而其余任何字单元都不会被选中。回首页第6章只读存储器地址的选择通过地址译码器来实现。地址译码器由行译码器和列译码器组成。行、列译码器的输出即为行、列选择线，由它们共同确定欲选择的地址单元。A0A1A2A3A4X0X1X2X31…A5A6A7Y0Y1…Y7行译码器列译码器256×4RAM存储矩阵中，256个字需要8位地址码A7～A0。其中高3位A7～A5用于列译码输入，低5位A4～A0用于行译码输入。A7～A0=00100010时，Y1=1、X2=1，选中X2和Y1交叉的字单元。00010001回首页第6章只读存储器2423222120191817161514136116123456789101112A7A6A5A4A3A2A1A0D0D1D2GNDVDDA8A9WEOEA10CSD7D6D5D4D3集成2kB×8位RAM