采用低成本MAXIICPLD，降低便携式应用的系统总成本

采用采用采用采用低成本低成本低成本低成本MAXIICPLD，，，，降低降低降低降低便携式应用便携式应用便携式应用便携式应用的系统总成本的系统总成本的系统总成本的系统总成本引言引言引言引言传统上，便携式系统设计人员一直使用ASIC和ASSP来实现便携式系统中的存储器接口、I/O扩展、上电排序、离散逻辑以及显示等功能。低成本、低功耗和小电路板空间要求限制了可编程逻辑在便携式领域中的应用。然而，当今可编程逻辑器件低廉的平均销售价格以及低功耗和小外形封装使其能够替代便携式应用中的ASIC、ASSP和分立器件。由于MAX®IICPLD具有非常低的成本以及超小外形封装、高密度、片内电压稳压器和低功耗等突出优势，与竞争CPLD方案相比，便携式系统设计人员使用这种CPLD能够将功耗和成本平均降低50％，而且还具有ASIC和ASSP无法实现的产品及时面市和灵活性优势。便携式系统便携式系统便携式系统便携式系统面临的挑战面临的挑战面临的挑战面临的挑战随着对小型低廉产品（这些产品支持高级功能，电池供电时间较长）需求的不断增长，便携式系统得到了广泛应用。表1列出了部分最终市场和应用领域。表1.便携式市场和应用领域市场应用领域消费类
教育玩具
便携式媒体播放器工业
条形码扫描器
工业PDA
照像模块医疗
手持式超声仪测试和测量
手持式测试仪
万用表无线和有线通信
PCMCIA卡
光模块汽车
移动GPS便携式系统的体积不断减小，价格也越来越低，人们要求以低成本来实现高级功能，这对于系统设计人员而言确实是很大的挑战。外部电压稳压器、上电排序用的外部时钟源、实现电压电平转换以及串行I/O扩展逻辑功能的分立逻辑器件等电路板元件都直接增加了最终产品的成本。因此，电路板上的元件越多，最终产品价格就越昂贵。由于产品尺寸在减小，便携式系统设计人员还需要考虑缩小电路板空间。设计人员需要外形非常小的封装，将电池充电功能、显示图形、显示协议桥接和转换功能，以及密集I/O功能支持（例如存储器管理）等复杂逻辑集成到一起。便携式设计工程师面临的另一挑战是功耗问题。消费者需要功能丰富的小型产品，更需要电池使用时间较长的产品，以满足他们移动生活方式的要求。便携式系统设计人员最关心的三种功耗设计问题是：泄漏、简单性以及转换。功率泄漏包括动态和静态两部分；在大部分便携式应用中，要求较低的动态功耗以延长电池使用时间，而在某些应用中则需要较低的静态功能。有必要通过降低动态和静态功耗来延长电池使用时间，但是不能不考虑成本问题。电源系统应尽可能简单。在电池供电应用中，应尽量不要采用多电源供电方式。多电源便携式系统采用灵活的控制机制非常关键，每一电源都能够方便的上电和关电。电源转换也非常重要，一个典型的电源管理系统经常从一种电源模式转换到另一种电源模式。由于热插拔特性较差，器件在“关断”状态下可能会比“接通”状态下消耗更多的功率。工程师面临的另一挑战涉及到便携式产品的在市时间问题。便携式产品的标准可能会一直在变，例如，随着时间的推移，出现文本、图形以及视频显示的需求。ASIC和ASSP在本质上功能固定，不能很好的支持这种变化的产品需求。而且，随着工艺技术的进步，ASIC、ASSP以及分立器件会逐渐过时。结果，系统设计人员使用这些器件后，不得不重新设计硬件和软件，不但成本高而且还耗时。MAXIICPLD降低了系统总成本降低了系统总成本降低了系统总成本降低了系统总成本，，，，减小了电路板空间减小了电路板空间减小了电路板空间减小了电路板空间便携式应用中ASIC、ASSP和分立器件实现的功能可以集成到Altera®MAXIICPLD中，它在超小型封装中提供了最大的逻辑容量。这些封装能够在电路板上实现较多的I/O，例如便携式应用的LCD显示、键盘、闪存和存储器接口等。而且，它还具有很高的逻辑电路板比例，有助于集成分立元件以缩小PCB空间。MAXIICPLD提供低成本薄型四方扁平（TQFP）、FineLineBGA®（FBGA）（1.0mm间距）和micro-FBGA（0.5mm间距）封装。小外形100引脚和256引脚0.5mmmicro-FBGA封装适用于便携式应用，帮助便携式系统设计人员在更小的电路板上实现更多的功能，不用牺牲器件功能便可以开发出尺寸更小的产品。图1所示为0.5mmmicro-FBGA封装的引脚布局。图1.0.5mmMicro-FBGA封装引脚256引脚Micro-FBGA封装引脚布局100引脚Micro-FBGA封装引脚布局这些小外形封装支持紧凑0.5mmFBGA，轻松实现了部分板上组装阵列。这种封装经过设计，在两层PCB中就可以完成所有的引脚和电源连线。MAXIICPLD超小型封装不但节省了电路板空间，而且与其他CPLD相比，系统设计人员集成的用户I/O和逻辑密度多出50％，从而降低了系统总成本。表2对比了某些CPLD系列每mm2的I/O以及每mm2的宏单元。总体上，与对应的CoolRunner-II和ispMACH4000Z封装相比，小外形封装的MAXIICPLD多出50％的I/O（mm2）以及200％的逻辑密度（mm2）。表2.CPLD系列每mm2I/O和每mm2逻辑密度对比PLD系列器件封装尺寸I/OMC每mm2I/O每mm2MCCoolRunner-IIXc2C64CP566x645641.251.78ispMACH4000Z4064ZCS566x632640.891.78ispMACH4000Z4064ZCS1328x864641.001.00MAXIIEPM240M1006x6801922.225.33CoolRunner-IIXC2C128CP1328x81001281.562.00ispMACH4000Z4128ZCS1328x8961281.502.00MAXIIEPM240M1006x6801922.225.33CoolRunner-IIXC2C256CP1328x81062561.664.00ispMACH4000Z4256ZCS1328x8962561.504.00MAXIIEPM570M1006x6764402.2212.22MAXII器件的高密度特性还有助于减少电路板元件数量，从而降低系统总成本。MAXII器件支持MultiVolt™内核（图2），使这些器件能够采用1.8V、2.5V以及3.3V供电电压，帮助系统设计人员减小电源数量，简化电路板设计。图2.多电压内核工作注释注释注释注释:1.VCCINT=1.8V旁路稳压器较少的电源意味着在PCB上更少的走线和电路板层，从而降低了系统总成本。MAXII器件还具有低频内部振荡器，不必采用外部时钟源进行上电排序，也不必采用事件定时器和键盘编码器。表3对比了典型便携式应用中的部分ASSP、分立器件和CPLD方案的成本和特点。MAXIICPLD提供的可编程逻辑资源集成了其他的电路板功能，降低了便携式系统方案总成本，节省了电路板空间，降低了系统复杂度。同样的，在防止产品过时方面，MAXIICPLD也是替代ASSP和分立器件的理想选择。表3.便携式系统中基于AlteraMAXIICPLD的功能和基于分立器件功能的对比解决方案CPLD密度(MC)电压稳压器频率振荡器BOM灵活性(2)不会过时方案的大概价格(3)AlteraMAXIIEPM240M100C5192$4.80MicrochipPIC16F883-I/SP+TITPS79118DBVR(LDO)+TISN74AHC1G00DBVR(电压转换器)+TIPAL16R4(I/O扩展器件)$4.45FTDI245RL(ASSP)+TITPS79118DBVR(LDO)+TIPAL16R4(I/O扩展器件)$4.76Non-AlteraCPLD(1)+TITPS79118DBVR(LDO)+MicrochipPIC12F683-E/SN-ND(上电排序控制器)128-256$8.00-$16.50注释注释注释注释s:1.非AlteraCPLD的一个例子是XilinxXC2C128CP132-7C（每1000片的价格是7.31美金）2.BOM灵活性是指能够采用多个不同供应商的产品（例如，显示、闪存或者A/D转换器供应商）3.价格是基于每1000片的价格MAXIICPLD降低了系统功耗降低了系统功耗降低了系统功耗降低了系统功耗，，，，简化了系统电源设计简化了系统电源设计简化了系统电源设计简化了系统电源设计MAXII器件丰富的供电系统特性对便携式应用非常有利。MAXII器件在CPLD业界具有最低的动态功耗。在典型的便携式应用中，系统要么运行要么关闭，等待用户打开系统。低内核电压PLD的确能够降低功耗。PLD消耗的总功率是VCCINT*ICC，其中ICC是PLD器件的动态和静态ICC。VCCINT电压源自低漏失稳压器（LDO），该稳压器产生内核电压。图3显示了采用3.0V锂聚合物电池供电时，MAXII器件和CoolRunner-II器件的系统功耗曲线对比。这一应用实例采用了128个内核状态机逻辑寄存器和运行在指定频率下的16个开关输入。CoolRunner-II器件的虚线代表系统实际功耗，包括LDO稳压器消耗的电池功率，以及为1.8V内核供电所消耗的功率。图3.MAXII与CoolRunner-II：便携式系统的动态功耗CoolRunnerIIXC2C256at1.8VCoolRunnerIIXC2C256at3.0VEPM240at3.0VEPM240Gat1.8V0501001502002500102030405060708090100FrequencyMHzTotalVCCINITPower(mW)MAXIIConsumes55%LowerPower@50MHzMAXIIConsumes55%LowerPower@50MHzTotalSystemPowerSavingMAXIICPLD提供易于使用的新型关电模式，使便携式系统设计人员能够在0MHz时实现零功耗。与竞争CPLD不同，MAXIICPLD具有优异的电源系统特性，例如热插拔支持、灵活的电源排序以及简捷的单电源供电等，不用限制电源排序，便可以完全关电，因此，不使用便携式系统时，节省了电池功耗。图4显示当完全关电时，MAXII器件能够在0MHz时实现零功耗。VCCIO和VCCINT断电时，CoolRunner-II器件50％的I/O引脚连接至VCC，剩余的50％连接至GND。这导致漏电流通过I/O引脚，“关断”状态要比MAXII器件的“关断”状态消耗更多的功率。MAXII器件关断时，与VCC或者GND连接的多个I/O对功耗的影响很小，甚至没有影响。0501001502000102030405060708090100FrequencyMHzTotalVCCINITPower(mW)XC2C256at3.0VEPM240at3.0VMAXIIConsumes99%LowerPower@0MHzMAXIIConsumes99%LowerPower@0MHzTotalSystemPowerSaving图4.MAXII与CoolRunner-II：关电现有的PLD器件无法通过关断来节省功耗，除非与电路其他部分相连的每一输入都确保关断。而MAXII器件没有这种要求。表4列出了各种CPLD的电源特性。表4.电源规格对比系列最少电源数量(1)最大I/O块数量上电排序要求热插拔IDK泄漏MAXII14否否MAXIIG24否否MachXO2(2)4否是ispMACH4000Z22否是CoolRunner-II22是是注释注释注释注释:1.3.3-VI/O电池供电系统中需要的电源数量2.MachXOVCC和VCCIO工作在1.71-3.465V较大的范围内，而VCCAUX的工作范围3.135-3.465V较小。表4第二列显示了电池供电的3.3VI/O便携式系统中所需要的最少电源数量。在这种系统中，至少一个I/O块是3.3V供电。各种PLD的非3.3V内核以及各种辅助系统需要其他的电源供电。较少的电源供电数