2812DSP-11ADC校正及通用定时器

电气与信息工程学院第11讲281xADC校正及EV通用定时器2电气与信息工程学院DSP技术及应用281xADC应用及通用定时器11.1281xADC校正•由于281x内建的12位ADC自身的增益和偏移误差，ADC的绝对精度受到限制，采用校正方法可以提高ADC的绝对精度。•理想情况理想情况下，ADC输出可以定义为：y=x×mi其中：x=输入值=输入电压×4095/3=输入电压×1365输入电压mi=理想增益=1。•实际增益和偏移误差281xADC的增益和偏移误差定义为：y=x×ma+b其中：ma为实际增益，b为实际偏移。2电气与信息工程学院DSP技术及应用281xADC应用及通用定时器281xADC的实测增益和偏移误差大约为：•ma最大值的±5%，即：0.95ma1.05;•b最大值±2%，即：－80b80.实际增益与理想增益曲线2电气与信息工程学院DSP技术及应用281xADC应用及通用定时器校正方法•将两个已知的参考电压源输入到ADC的两个通道，然后计算出校正后的增益和偏移来补偿其他输入通道的值。这种方法的可行性是因为通道之间的误差很小。y=x×ma+b•上式中，假如知道了ma和b，那么通过采样结果显示的数据y，就能够知道实际输入的电压x。也就是说关键是如何来求出ma和b。•从上图的实际转换曲线中可以看出，只要知道该曲线上两点对应的x,y值，通过解二元一次方程组便可得到ma和b。即：y1=x1×ma+by2=x2×ma+b2电气与信息工程学院DSP技术及应用281xADC应用及通用定时器•可以通过两路精准电源，提供给ADC的任意两个输入通道，例如ADCINA7和ADCINB7，精准电源的输入电压是很容易确定的，也就是x1和x2，我们可以通过读取ADCINA7和ADCINB7的转换结果来获得y1和Y2，这样：y2－y1ma=─────x2－x1y1x2－y2x1b=───────x2－x1这样，只要知道数字量转换结果y，我们就可以得到实际的输入量x了。y－bx=─────ma2电气与信息工程学院DSP技术及应用281xADC应用及通用定时器提高ADC采样精度的建议和方法•为ADCLO引脚提供一条低阻抗的路径，通常需要保证该脚直接连接到模拟地。•当双极性输入转换为单极性时，要保证使用ADC量程的一半作为参考源电压并作为一个校准输入通道，这将消除双极性偏移误差。•将ADCCLK频率降至最低。在高采样率(10MHz)时，通道之间的误差开始增加。•数字地和模拟地应该在一点链接，防止数字电流回流产生的噪声。•要对AD采样模块的电路进行优化设计，减小电源纹波，特别是PCB部分要精心布局。2电气与信息工程学院DSP技术及应用281xADC应用及通用定时器11.2事件管理器EV提供了强大而丰富的控制功能，非常适合应用于电机控制等领域当通过互补的PWM信号来控制驱动桥时，每个事件管理器都能控制一个三相逆变桥的工作事件管理器A和B具有完全相同的结构和功能包含通用定时器、全比较/PWM单元、捕获单元以及正交编码脉冲（QEP）电路2电气与信息工程学院DSP技术及应用281xADC应用及通用定时器事件管理器EVA的结构框图2电气与信息工程学院DSP技术及应用281xADC应用及通用定时器事件管理器子功能模块EVAEVB功能模块外部信号引脚功能模块外部信号引脚通用定时器通用定时器1通用定时器2T1PWM/T1CMPT2PWM/T2CMP通用定时器3通用定时器4T3PWM/T3CMPT4PWM/T4CMP比较单元比较单元1比较单元2比较单元3PWM1/2PWM3/4PWM5/6比较单元4比较单元5比较单元6PWM7/8PWM9/10PWM11/12捕获单元捕获1捕获2捕获3CAP1CAP2CAP3捕获4捕获5捕获6CAP4CAP5CAP6正交编码器脉冲通道正交编码器脉冲电路QEP1QEP2QEPI1正交编码器脉冲电路QEP3QEP4QEPI2定时器的外部输入定时器计数方向和时钟的外部输入TDIRATCLKINA定时器计数方向和时钟的外部输入TDIRBTCLKINB启动外部ADC转换的触发信号EVASOCEVBSOCEVA和EVB部分外部信号引脚2电气与信息工程学院DSP技术及应用281xADC应用及通用定时器系统控制模块高速预定标器片内引脚引脚PIE中断模块寄存器外设总线事件管理器模块的信号接口图2电气与信息工程学院DSP技术及应用281xADC应用及通用定时器11.3通用定时器每个事件管理模块有两个通用定时器（GPTimer），这些定时器可以为下列应用提供独立的时间基准为比较单元和PWM输出相关电路的操作提供时间基准为正交编码器脉冲（QEP）电路(只能针对定时器2/4)和捕获单元的操作提供一个时间基准为控制系统产生一个固定的采样周期General-PurposeTimers(EVA)PWMCircuitsPWMCircuitsPWMCircuitsOutputLogicOutputLogicOutputLogicGPTimer1CompareGPTimer1GPTimer2CompareGPTimer2CompareUnit1CompareUnit2CompareUnit3CaptureUnitsMUXQEPCircuitOutputLogicOutputLogicEVControlRegisters/LogicResetPIETCLKINA/TDIRA/2ADCStartDataBus•CLKDIR••T1PWM_T1CMPT2PWM_T2CMPPWM1PWM2PWM3PWM4PWM5PWM6CAP1/QEP1CAP2/QEP2CAP3/QEPI1•2电气与信息工程学院DSP技术及应用281xADC应用及通用定时器GP定时器的结构框图定时器控制寄存器全局控制寄存器General-PurposeTimerBlockDiagram(EVA)16-BitTimerCounterTxCMPR.15-0GPTCONATxCNT.15-0CompareLogicClockPrescalerOutputLogicTPS2-0TxCON.10-8PeriodRegisterShadowedCompareRegisterShadowedTxPR.15-0ExternalInternal(HSPCLK)TCLKS1-0TxCON.5-4TxPWM_TxCMPNote:x=1or2QEPMUX全局控制寄存器定时器控制寄存器2电气与信息工程学院DSP技术及应用281xADC应用及通用定时器一个通用定时器比较输出引脚TxCMP（x=1、2、3或4）输出条件逻辑通用定时器的结构可用于内部或外部时钟输入的可编程预定标器（Prescaler）控制和中断逻辑，用于4个可屏蔽中断——下溢、上溢、比较和周期中断一个全局控制寄存器GPTCONA/B，针对不同的定时器事件采取相应的动作：高/低电平有效、强制高/低电平；并指明GP定时器的计数方向：递增/递减计数2电气与信息工程学院DSP技术及应用281xADC应用及通用定时器阴影寄存器的作用•Shadowedregister-阴影寄存器2电气与信息工程学院DSP技术及应用281xADC应用及通用定时器通用定时器输入方向输入信号TDIRA/B，用来控制通用定时器的增/减计数模式外部时钟TCLKINA/B，最大频率是芯片时钟频率的1/4.内部CPU时钟复位信号RESET2电气与信息工程学院DSP技术及应用281xADC应用及通用定时器通用定时器的输出提供给自身比较逻辑和比较单元的下溢、上溢、比较匹配及周期匹配信号用于ADC模块的ADC启动－转换信号.通用定时器比较输出TxCMP（x=1、2、3或4）计数方向指示位2电气与信息工程学院DSP技术及应用281xADC应用及通用定时器通用定时器的时钟2电气与信息工程学院DSP技术及应用281xADC应用及通用定时器计数模式选择定时器T1计数模式选择——T1CONTMODE1TMODE000停止/保持模式01连续增/减计数模式10连续增计数模式11定向增/减计数模式2电气与信息工程学院DSP技术及应用281xADC应用及通用定时器(1)停止/保持模式(2)连续递增计数模式通用定时器的操作将停止并保持其当前状态，定时器的计数器、比较输出和预定标计数器都保持不变将按照已定标的输入时钟计数，直到定时器计数器的值和周期寄存器的值匹配为止。在发生匹配之后的下一个输入时钟的上升沿，计数器被复位为0，并开始下一个计数周期通用定时器的计数操作2电气与信息工程学院DSP技术及应用281xADC应用及通用定时器(3)定向的增/减计数模式将根据TDIRA/B引脚的输入，对定标后的时钟进行递增或递减计数。当引脚TDIRA/B保持为高电平时，通用定时器进行递增计数，直到计数值达到周期寄存器的值。当定时器的值等于周期寄存器的值时，如果引脚TDIRA/B仍保持为高电平，定时器的计数器将复位到0,并继续重新递增计数到周期寄存器的值。当引脚TDIRA/B保持为低电平时，通用定时器将递减计数直到计数值为0。当定时器的值递减计数到0时，如果引脚TDIRA/B仍保持为低电平，那么定时器会重新将周期寄存器的值载入计数器，从而开始下一个递减计数周期通用定时器的计数操作2电气与信息工程学院DSP技术及应用281xADC应用及通用定时器(4)连续增/减计数模式这种工作模式与定向的增/减计数模式一样，但是，在连续增/减计数模式下，引脚TDIRA/B的状态对计数的方向没有影响。定时器的计数方向仅在定时器的值达到周期寄存器的值时，才从递增计数变为递减计数。当计数器的值递减至0时，定时器又从递减计数变为递增计数通用定时器的计数操作2电气与信息工程学院DSP技术及应用281xADC应用及通用定时器通用定时器的中断事件•以T1为例•上溢中断T1OFINT•下溢中断T1UFINT•比较中断T1CINT•周期中断T1PINT2电气与信息工程学院DSP技术及应用281xADC应用及通用定时器通用定时器的比较操作如果GPTCONA/B寄存器的相应位将定时器的比较中断定义为ADC启动信号，那么在比较中断标志被设置的同时，会向ADC模块发出一个ADC启动信号在匹配后再过1个CPU时钟周期，根据GPTCONA/B寄存器相应位的配置情况，对应的PWM输出将发生跳变.发生匹配后再过1个CPU时钟周期，定时器的比较中断寄存器标志位被置位如果比较中断没有被屏蔽，就会产生一个外设中断请求每个通用定时器都有—个相应的比较寄存器TxCMPR和一个PWM输出引脚TxPWM。通用定时器计数器的值不断地与对应的比较寄存器进行比较，当定时器计数器的值与比较寄存器相等时，就产生比较匹配2电气与信息工程学院DSP技术及应用281xADC应用及通用定时器T1产生非对称PWM波形•当定时器T1的控制寄存器T1CON的位TMODE值为2的时候，定时器T1工作于连续增计数模式。•当T1CNT的值与T1CMPR的值相等时，发生比较匹配事件，此时如果T1CON的TECMPR位为1，定时器比较操作被使能，同时GPTCONA的TCMPOE位为1，定时器比较输出被使能，引脚T1PWM_T1CMP的电平就会发生跳变，从而输出不对称的PWM波形2电气与信息工程学院DSP技术及应用281xADC应用及通用定时器T1PWM引脚输出极性-GPTCONAT1PWM_T1CMP引脚输出极性——GPTCONAbit1bit000强制低01低电平有效10高电平有效11强制高2电气与信息工程学院DSP技术及应用281xADC应用及通用定时器T1PWM引脚输出对称PWM波形•当定时器T1的控制寄存器T1CON的位TMODE的值为1的时候，定时器T1工作于连续增/减计数模式。•当T1CNT的值和T1CMPR的值相等时，发生比较匹配事件。如果T1CON的位TWCMPR为1，定时器比较操作被使能，且GPTCONA的位TCMPOE为1，定时器比较输出被使能，同时，GPTCONA的为T1PIN输出极性为高电平或者低电平的话