浙江大学城市学院计算机组成原理期末试卷

第1页共16页诚信应考考出水平考出风格浙江大学城市学院2009—2010学年第二学期期末考试试卷《计算机组成》开课单位：计算分院；考试形式：闭卷；考试时间：2010_年_7_月_6日；所需时间：120分钟题序一二三四总分得分评卷人一．选择题(本大题共_25_题，每题_1_分，共__25__分。)1．一条机器指令是由若干条______________组成的序列来实现的，而机器指令的总和便可实现整个指令系统。A.微操作B.微指令C.指令D.微程序2．在三种集中式总线控制方式中，______方式响应时间最快。A．链式查询；B．计数器定时查询；C．独立请求；D．以上都不是。3.带有处理器的设备一般称为______设备。A智能化B交互式C远程通信D过程控制4.某中断系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接收取样的数据，并将其保存到主存缓冲区内。该中断处理需要X秒。另一方面，缓冲区内每存储N个数据，主程序就将其取出进行处理，这种处理需要Y秒，因此该系统可以跟踪到每秒______次中断请求。A．N/（X+Y）NB.N/（NX+Y）得分年级：_____________专业：_____________________班级：_________________学号：_______________姓名：__________________…………………………………………………………..装………………….订…………………..线………………………………………………………第2页共16页C.min[1/X,1/Y]D.max[1/X,1/Y]5.主存储器是计算机系统的记忆设备，它主要用来______。A存放数据B存放指令C存放数据和程序D存放微程序6．系统总线中控制线的功能是______。A提供主存、I/O接口设备的控制信号和响应信号B提供数据信息C提供时序信号D提供主存、I/O接口设备的响应信号7．DMA方式______。A．能用于高速外围设备的信息传送，并能代替中断方式；B．不能取代中断方式；C．可以向CPU请求中断以开始数据传送；D．能取代中断方式。8．某机具有先间接寻址后变址的寻址方式，设变址寄存器为X，形式地址为D，则这种寻址方式的有效地址为______。A．EA=(X)+D；B．EA=(X)+(D)；C．EA=((X)+D)；D．EA=X+D。9.从控制存储器中读取一条微指令并执行相应操作的时间叫__________。A．CPU周期B．微指令周期C．时钟周期D．机器周期10．为了便于实现多级中断，保存现场信息最有效的办法是采用_______。A通用寄存器B存储器C堆栈D外存11．I/O设备与主机交换信息的方式中，DMA方式的特点是______。A．CPU与设备串行工作，传送与主程序串行工作；B．CPU与设备并行工作，传送与主程序串行工作；C．CPU与设备并行工作，传送与主程序并行工作；D．CPU与设备串行工作，传送与主程序并行工作。12．若9BH表示补码（含1位符号位）．其对应的十进制数是______。A．27；B．-27；C．-101；D．101。第3页共16页13．下列字符码中有奇偶校验位，但没有数据错误，采用奇校验的字符码是_____。A11001001B11010111C11010001D1100100014．直接寻址的无条件转移指令功能(JMP35H)是将指令中的地址码35H送入______。A．PC；B．地址寄存器；C．累加器；D．ACC15．微程序控制器比组合逻辑控制器速度要慢，主要是由于增加了从____________读取微指令的时间。A．主存储器B．控制存储器C．高速缓存D．指令寄存器16.以下不属于CPU内部寄存器的是______________.A.中断允许寄存器EIB.指令寄存器IRC.程序计数器PCD.地址寄存器AR17.慢速或中速的外围设备和CPU进行I/O操作时，采用的定时方式是：__________.A．同步定时方式B异步定时方式C．交叉定时方式D并行定时方式18.中断服务程序除执行保存现场、恢复现场、开放中断并返回主程序任务外，对要求中断的设备进行服务，使其同CPU交换______的数据，或作其他服务。A.1KBB.一个字C．一个字节D.一位19.指令系统采用不同寻址方式的目的是________。A实现存贮程序和程序控制；B缩短指令长度，扩大寻址空间，提高编程灵活性；C可直接访问外存；D提供扩展操作码的可能并降低指令译码的难度；20.中断处理过程中,__________项是由硬件完成的。A.开中断B.关中断C.保存CPU现场D.恢复CPU现场21以下四种类型指令中，执行时间最长的是_____________。A.RR型指令B.RS型指令C.SS型指令D.空操作指令22.在独立请求方式下，若有N个设备，则__________.第4页共16页A．有一个总线请求信号和一个总线响应信号B．有N个总线请求信号和N个总线响应信号C．有一个总线请求信号和N个总线响应信号D．有N分总线请求信号和一个总线响应信号23.虚拟存储器与主存之间的地址变换是__________.A．由程序设计人员编程时完成B．由操作系统控制完成C．由相联存储器完成D．由硬件独立完成24.中断向量地址是：_________。A子程序入口地址B中断返回地址C中断服务程序入口地址的指示器D中断服务程序入口地址25．直接映射cache的主要优点是实现简单。这种方式的主要缺点是____________。A它比其他cache映射方式价格更贵B如果使用中的2个或多个块映射到cache同一行，命中率则下降C它的存取时间大于其它cache映射方式Dcache中的块数随着主存容量增大而线性增加二．填空题(本大题共__10__题，每题__1___分，共__10___分。)1.在DMA传送方式中，一次数据传送完毕后，接口会以________方式通知CPU传送过程的结束。2.主存容量为32KB，虚存容量为1MB，如页面大小为2K，则页表长度为________。3.CPU并行处理技术中的并行性包括两种含义，分别指同时性和__________。4.在当代总线结构中，总线控制器完成几个总线请求者之间的协调与________任务。5.计算机运行时，指令和数据存放在____________中，而机器微指令存放在控存中。6.cache主要解决主存与CPU的速度差异问题；而就性能价格比的提高而言，虚存主要是解决_______________问题，另外还包括存储管理、主存分配和存储保护等方面。7．机器指令由两个字段组成，其中操作码字段表征指令的操作即特征与功能，而____________字段指示操作数的地址。8．某SRAM芯片，存储容量为128K×32位，按字编址，该芯片的地址线数目为_______________。得分第5页共16页9.某指令有效地址计算表达式EA=（PC）+D，其中PC为程序计数器，D为偏移量，则表示的是____________寻址方式。10.在补码加减计算溢出判断中，变形补码判断方式对两个符号位进行______运算以进行溢出判断。三．分析题(本大题共__5__题，每题__7__分，共__35___分。)1.流水线结构分析（1）什么是流水线的断流？造成的原因有哪三种？（2）请指出以下各组指令间存在何种数据相关：(I)I1:STAM(A)，R3；(R3)-M(A)，M(A)是存储器单元I2:SUBR3，R4，R5；(R4)-(R5)-R3(II)I3MULR3，R1，R2；(R1)×(R2)-R3I4:SUBR3，R4，R5；(R4)-(R5)-R3(III)I5:SUBR1，R2，R3；(R2)-(R3)-R1I6:ADDR4，R1，R5；(R1)+(R5)-R42.如图所示为CPU在执行ADDR1,R2指令，请回答1)画出指令周期流程方框图,包括取指令阶段；2）图中指令和数据分别位于不同的缓存中，该CPU结构的名称是什么？能否将指令和数据存放在同一个缓存中？当前结构和将指令和数据同时存放的结构相比有什么优势？得分第6页共16页3.某机器字长为16位，主存容量为64K*16位，Cache容量为4K*16位，以组相联方式组织，共分为64组，主存与Cache间以每块16字大小传送数据。要求：1）据下图，确定该计算机组相联映射方式过程的内存地址划分成几段，每段的作用是什么？2)计算内存地址AA6E映射到Cache的位置(写出组号和可能的行号，组号用Gi表示,行号用Lj表示)。4.下图为当代计算机流行总线结构(1)在图中的多总线结构中，请指出A、B、C和D总线的名称。(2)采用多总线结构有何优点?第7页共16页(3)某总线在一个总线周期中并行传送8个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为66MHz，则总线带宽是多少?5.控存容量为512*32位，微程序可在整个控存中实现转移，控制微程序转移的条件有3个，微指令采用水平型格式，后继微指令地址采用断定方式。(1)微字令三个字段分别是多少位？(2)根据下图简述微地址生成方式。ABCD第8页共16页四．综合题(本大题共_3__题，每题__10_分，共__30__分。)1如图所示为双总线结构计算机，IR为指令寄存器，PC为程序计数器（具有加1功能），M为主存（受R/W读写信号控制,该信号为0时读内存，为1时写内存），AR为主存地址寄存器，DR为数据缓冲寄存器，ALU内+-控制信号决定完成何种操作信号，控制信号G控制的一个门电路。所有箭头线上的小圈表示控制信号的输入/输出点。例如R1i表示寄存器R1的输入，R1o表示寄存器R1的输出。未标信号的线表示直通，不受控制。微指令格式如下：1)“SUBR2,R1”指令完成(R2)-(R1)→R1的功能操作。画出其指令周期流程方框图，设计相应的微指令，需要包括取指令阶段。2)“ADD(R3),R0”指令完成((R3))+(R0)→R0的功能操作。画出其指令周期流程方框图，设计相应的微指令，需要包括取指令阶段。注意：参照下表指令格式，以二进制设计微指令。但写在答题纸上的结果必须是将二进制表示的微指令转换成16进制形式表示，将每条微指令的16进制表示写在指令周期流程图的边上。得分第9页共16页2.某16位机共有56条指令，有16个16位通用寄存器，有两个20位基址寄存器，16个16位变址寄存器。指令汇编格式中的S(源)，D(目标)都是通用寄存器，M是主存的一个单元。ADD是单字长加法指令，操作码是ADD(OP)=（A）H，源操作数和目标操作数都位于通用寄存器，形式为ADDS,D；STA为双字长写数指令，操作码是STA(OP)=(1B)H,源操作数在通用寄存器，目标操作数通过变址寻址方式获得，形式为STAS,M；LDA为读数指令，操作码为LDA(OP)=(3C)H，目标操作数在通用寄存器中，源操作数用20位内存地址直接给出，形式为LDAD,M。要求：(1)设计三条指令格式，要求确定指令操作码、源操作数和目的操作数的寻址方式以及地址长度，画出指令格式并标注各部分作用与位数；（2）处理机完成哪一种操作所花时间最短？那一种最长？请说明理由；（3）下列情况下每个十六进制指令字分别代表什么操作？如有编码不正确，请将其改正成为合法指令：①(1D34)H②(F0F8)H(5AD2)H123456789101112131415161718192021R1iR2iR3iR0iR1oR2oR3oR0oIRiIRoPCiPCoARiR/WDRiDRoXiYi+--G第10页共16页3.下图为CPU和12个I/O设备的中断结构，请回答：(1)如何禁止设备H产生中断？(2)若CPU现执行设备K的中断服务程序，IM0,IM1,IM2,IM3的状态是什么？如果CPU正在执行设备A的中断服务程序，IM0,IM1,IM2,IM3的状态又是什么？(3)如果设置成特殊中断模式，某状态下IM0,IM1,IM2,IM3值为1001，此时IR0,IR1,IR2,IR3值为1110，