电子工程师应具备的电路设计常识及几十个经典电路解析

第1页共44页电子工程师应具备的电路设计常识及几十个经典电路解析一、接地技术PCB设计—接地技术1、接地设计的基本原理好的接地系统是抑制电磁干扰的一种技术措施，其电路和设备地线任意两点之间的电压与线路中的任何功能部分相比较，都可以忽略不计；差的接地系统，可以通过地线产生寄生电压和电流偶合进电路，地线或接地平面总有一定的阻抗，该公共阻抗使两两接地点间形成一定的压降，引起接地干扰，使系统的功能受到影响。从而影响产品的可靠性。2、接地目的接地的目的主要有三个：◆接地使整个电路系统中所有单元电路都有一个公共的参考零电位，保证电路系统能稳定地工作。◆防止外界电磁场的干扰。机壳接地可以使得由于静电感应而积累在机壳上的大量电荷通过大地泄放，否则这些电荷形成的高压可能引起设备内部的火花放电而造成干扰。另外，对于电路的屏蔽体，若选择合适的接地，也可获得良好的屏蔽效果。◆保证安全作。当发生直接雷电的电磁感应时，可避免电子设备的毁坏；当工频交流电源的输入电压因绝缘不良或其它原因直接与机壳相通时，可避免操作人员的触电事故发生。3、接地分类◆防雷接地(LGND)防雷接地是将可能受到雷击的物体与大地相连。当物体位置较高，距离雷云较近时，一定要将物体进行防雷接地。由于雷电的放电电流是脉冲性的，放电电流也较大，所以防雷接地时的接地电阻要小。为了避免由于雷击而造成机房里设备之间的高压差，特别是有电气连接或距离较近的设备之间要采用低电感和电阻搭接。★接地电阻：接地电阻不是普通的电阻而是一个阻值，是指电流由接地装置流向大地再由大地流向无穷远处或是另一个接地装置所需克服的总电阻。接地电阻包括接地线、接地装置本身电阻、接地装置与大地之间的接触电阻和两接地装置之间的大地电阻或接地装置与无线远处的大地电阻。接地电阻越小，当有漏电流或是雷电电流时，可以将其导入大地，不至于伤害人或损坏设备。如果接地电阻变大，会造成应该导入大地的电流导不下去，因此，接地电阻越小越安全。◆保护接地（PGND/PE/FG）为了保护设备、装置和人身的安全。保护接地主要用于保护工频故障电压对人身造成的伤害。保护接地的工作原理：一是并联分流，当人体接触故障设备时，如果故障设备有保护接地，这时人体和保护接地线呈并联关系，保护接地线的电阻和人体相比是很小的，所以流过人体的电流很小，就会保护人身安全；二是当设备发生碰壳事件后，由于设备有保护接地，事故电流会使相线上得保护装置动作，从而切断电源，起到保障安全的作用。★相线：通常工业用电，三根正弦交流电。电流相位（反映电流的方向大小）相互相差第2页共44页120度。通常我们将每一根这样的导线称为相线。一般家庭使用的电源线是两根导线组成的，其中一根叫相线（俗称火线），一根叫零线（即中性线）。相线就是我们通常说的火线。◆工作接地工作接地是给系统工作提供等电位的参考电压，给信号提供一个低阻抗的回路。信号质量的好坏很大程度上取决于接地线质量的好换，由于各种原因，接地线总会存在一定的阻抗，从而带来一定的电压差，形成地纹波，对信号质量产生影响：信号越弱、信号频率越高则影响会越大。因此，在设计中要最大限度的降低工作接地导体的电阻。工作接地分为以下类别：Ⅰ信号地信号地是各种传感器和信号源零电位的公共基准地线。由于信号一般都比较弱，因此易受干扰，设计要求较高。Ⅱ模拟地(AGND)模拟地是模拟电路零电位的公共参考点。由于模拟电路既有小信号放大，大信号功率放大，有低频放大，也有高频放大，因此易受干扰，所以PCB设计模拟地时要注意。Ⅲ数字地(DGND)数字地是数字电路零电位的公共参考点。数字电路时脉冲信号，在上升或下降沿比较陡或是频率高时，易对模拟电路造成影响。Ⅳ电源地(PG)电源地是电源零电位的公共参考点。电源要给各个单元电路供电，所以要考虑电源的稳定性。Ⅴ功率地功率地是负载或功率驱动电路上的零电位公共参考点。由于功率电路较强，电压较高，因此，功率地上干扰较大，应该与其他地线分开设置。◆屏蔽接地屏蔽接地与机构有关，并不需要与大地真正的连接。屏蔽结构接地是为了安全方面的考虑。例如：防静电时，当完整的金属屏蔽体将带正电的导体包围起来，屏蔽体内侧将感应处负电荷，外侧出现于导体等量的正电荷。形成静电场，如果将金属屏蔽体接地，则金属屏蔽体外部的正电荷会流入大地，不会有电场存在。当人体触摸时也不会触电。4、接地方式◆浮动地对于电子产品而言，浮动地是指设备的地线在电气上与参考地及其它导体相绝缘，即设备浮动地，如图1所示；另一种情况是在有些电子产品中，为了防止机箱上的骚扰电流直接耦合到信号电路，有意将信号地与机箱绝缘，即单元电路浮动地优点：电路与外部的地系统有良好的隔离，不易受外部地系统上干扰的影响缺点：电路上易积累静电从而产生静电干扰，有可能产生危险电压第3页共44页◆单点接地接地点只有一个的连接方式。在频率低于1MHz时，较适于单点接地，主要可以克服地环路因素造成系统的相互干扰。按照接地点的不同，单点接地可以分为并联单点接地和串联单点接地两种形式。Ⅰ并联单点接地接地点只有一个，是将需要接地的各部分，分别以接地导线直接连到电位基准点（一般是直流电源的负极或零伏点）；或者用树枝状的多点放射式。如图2所示。因为这样仅有很少的公共信号返回导体，能有效地避免公共阻抗和接地闭合回路造成的干扰。缺点是接地线又长又多，经济性差，而且限制了装置的工作速度或频率。并联单点接地主要应用于机框内各种汇流条的汇接。Ⅱ串联单点接地接地点只有一个，是以一截面积足够大的导体作为接地母线，直接接到电位基准点。如图3所示。需要接地的各部分就近接到该母线上，由于接地母线阻抗很小，故能够把公共干扰减弱到允许的程度。布局时，应把功率回路的接地点安排在靠近电源的地方，而把小电流回路的接地点安排在远离电源的地方。串联单点接地主要应用于机框内各单板参考地到汇流条的连接第4页共44页Ⅲ多点接地接地点多于一个的连接方式。如图4所示。在高频(f10MHz)情况下，由于接地线的长度过长，引线电感和分布电容的影响不能忽略，为降低接地阻抗、消除分布电容的影响而平面式多点接地，即利用一导电平面（如底板或多层印制电路板的导电平面层等）作为基准地，需要接地的各部分就近接到该基准地上。由于导电平面的高频阻抗很低，所以各处的基准电位比较接近。为进一步减少接地回路的压降，可用旁路电容等办法减少返回电流的幅值及前沿陡度。多点接地方式主要应用于高频信号到参考平面的连接。Ⅳ复合接地单点接地和多点接地同时作用的连接方式。如图5所示。既包含了单点接地地特性，也包含了多点接地地特性。主要应用于1MHzf10MHz，低频时单点接地，高频时多点接地的场合和复杂系统的接地。第5页共44页二、印制电路板的电磁兼容性设计规范（一）、元器件布局印刷电路板进行EMC设计时，首先要考虑布局，PCB工程师必须和结构工程师、EMC工程师一起协调进行，做到两者兼顾，才能达到事半倍。首先要考虑印刷电路板的结构尺寸大小，考虑如何对器件进行布置。如果器件分布很散，器件之间的传输线可能会很长，印制线路长，阻抗增加，抗噪声能力下降，成本也会增加。如果器件分布过于集中，则散热不好，且邻近线条易受耦合、串扰。因此根据电路的功能单元，对电路的全部元器件进行总体布局。同时考虑到电磁兼容性、热分布、敏感器件和非敏感器件、I/O接口、复位电路、时钟系统等因素。一般来说，整体布局时应遵守以下基本原则：1、当线路板上同时存在高、中、低速电路时，应该按逻辑速度分割：布置快速、中速和低速逻辑电路时，高速的器件（快逻辑、时钟振荡器等)应安放在靠近连接器范围内，减少天线效应、低速逻辑和存储器,应安放在远离连接器范围内。这样对共阻抗耦合、辐射和交扰的减小都是有利的。2、在单面板或双面板中，如果电源线走线很长，应每隔3000mil对地加去耦合电容，电容取值为10uF＋1000pF，滤除电源线上高频噪声。3、在单面板和双面板中，滤波电容的走线应先经滤波电容滤波，再到器件管脚，使电源电压先经过滤波再给IC供电，并且IC回馈给电源的噪声也会被电容先滤掉。至于去耦电容安放位置要根据实际情况来定，并不是绝对放在电源正极处，也可能放在电源负极处，原则上保证接地阻抗最小。4、时钟线、总线、射频线等强辐射信号线远离接口外出信号线至少1000mil，第6页共44页避免强辐射信号线上的干扰耦合到外出信号线上向外辐射，晶体、晶振、继电器、开关电源等均为强辐射器件布局时应着重考虑。5、滤波器（滤波电路）的输入、输出信号线不能相互平行、交叉走线，避免滤波前后的走线直接噪声耦合。6、对于始端串联匹配电阻，应靠近其信号输出端放置，即驱动源放置。7、为IC滤波的各滤波电容应尽可能靠近芯片的供电管脚放置，减少高频回路面积，从而减少辐射。8、在PCB板上，接口电路的滤波、防护以及隔离器件应该靠近接口放置，并且遵循先防护后滤波的原则。9、线路板电源输入口的滤波电路应靠近接口放置。10、当接口电路采用隔离方式进行滤波设计时，其RC、LC电路应采用如下布局，且隔离区其他层不允许有其他走线。11、靠近PCB板边缘4mm以内不允许放置元器件。12、按照电路信号的流向安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向，信号走线最短、不产生回流。13、以每个功能电路的核心元件为中心，围绕它来进行布局。元器件应均匀、整齐、紧凑地排列在PCB上，尽量减少和缩短各元器件之间的引线和连线。14、高频工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件同一方向排列。15、尽可能缩短高频元器件之间的参数，减少它们的分布参数和相互间的电磁干扰。易受干扰的器件不要相互挨得太近，输入和输出元件应尽可能远离。16、元器件的位置应按电源电压、数字及模拟电路、速度快慢、电流大小等进行分组，以免相互干扰。根据元器件的位置可以确定印制板连接器各个引脚的安排。所有连接器应安排在印制板的一侧，尽量避免从两侧引出电缆，减少共模辐射。17、高频滤波电容必须放在每个IC电源的引脚附近，减少对地回路，且要求每个电源引脚放一个高频小电容。18、存在较大电流变化的单元电路或器件（如电源模块的I/O，风扇及继电器）附近应放置储能电容和高频滤波电容。（二）、印制板布线在印制板布线时，应先确定元器件在板上的位置，然后布置地线、电源线，再安排高速信号线，最后考虑低速信号线。应先布地线，这条规则很重要，地线最好布成网状布置。（1）电源线：在考虑安全条件下，电源线应尽可能靠近地线，以减小差模辐射的环面积，也有助于减小电路的交扰。（2）时钟线、信号线和地线的位置：信号线与地线距离应较近，形成的环面积较小，时钟线两边应尽可能进行包地线处理，防止时钟信号对其他信号的串扰，且包地线要可能多的打地过孔与地平面相连，减少接地阻抗，防止地线成为一个发射天线。◇时钟线包地处理（3）时钟线和信号线尽量不要换层走线，如确因实际情况需换层时，在走第7页共44页线过孔处，需打地过孔。◇时钟线过孔处、信号线过孔处打地过孔（3）时钟线、总线、射频线等关键信号走线和其他同层平行走线应满足3W原则。（4）应避免印制电路板导线的不连续性：◇迹线宽度不要突变◇导线不要突然拐角，信号走线避免“毛剌”、“锐角”、“直角”、“宽度不一致”等情况。◇导线不要突然拐角◇迹线宽度不要突变（5）输入输出线应尽可能避免相邻长距离的平等，减少输入输出间的串扰（差分线除外）。（6）电路板上的滤波器（滤波电路）下方不要有其他无关信号走线。（7）晶振走线尽可能靠近IC，且在时钟线两边进行包地处理，时钟接地脚与CPU接地脚应同层直接靠近连接，减少晶振接地回路。时钟线的线宽至少10mil,护送地线的线宽至少20mil。时钟晶振下最好露出地铜皮，增加电容耦合。（8）关键信号线（如时钟线、总线、接口信号线、很射频线、复位线、片选线）一般都是强辐射源或敏感信号线，尽可能靠近地平面布线，使其信号回路面积减少，减少其辐射强度或提高抗干扰能力。（9）高频信号线要远离时钟或晶振走线，如时钟线和高速信号线尽量不要平行走线，确因实际情况需平行走线，应用地线隔开。