电工学(下册)电子技术课后实验-计数器

计数器计数器计数器计数器1.实实实实验目的验目的验目的验目的（1）掌握计数器电路的组成及其工作原理。（2）掌握N进制加法计数器的构成原理。2.实实实实验预习要求验预习要求验预习要求验预习要求（1）复习计数器原理及功能。（2）熟悉74LS107、74LS74和74LS290集成块的功能及管脚排列图。（3）认真预习以下的实验内容和步骤。（4）利用EDA软件对异步十进制加法计数器进行仿真。3.实实实实验原理验原理验原理验原理计数器是实现“计数”操作的时序逻辑电路。计数器的应用十分广泛，除了有计数功能外，常用作计数系统的定时、分频等功能。由于触发器具有“0”和“1”两种状态，所以1个触发器可以表示1位二进制数。如果要表示N位二进制数，可以用N个触发器。十进制计数器是在二进制计数器的基础上改进而得出的。根据不同的接法，可以得到三进、五进等不同的N进制计数器。计数器按触发翻转次序来分，可分为同步和异步；按计数过程中数字的增减来分，又可分为加法计数器和减法计数器。本实验分为三个部分：1、熟悉各集成块的功能；2、先用74LS74集成D触发器组成4位二进制加法计数器，再改接成十进制加法计数器；然后用74LS290专用的计数集成块组成十进制加法计数器。4.实实实实验参考电路验参考电路验参考电路验参考电路QQDQ3FF3QQDQ2FF2QQDQ1FF1QQDQ0FF0RDCPQQDQ3FF3QQDQ2FF2QQDQ1FF1QQDQ0FF0RDCP图14位二进制异步加法计数器图2异步十进制加法计数器QQDQ3FF3QQDQ2FF2QQDQ1FF1QQDQ0FF0RDCP&QQDQ3FF3QQDQ2FF2QQDQ1FF1QQDQ0FF0RDCPQQDQ3FF3QQDQ2FF2QQDQ1FF1QQDQ0FF0RDCP&CCU1DR1CP2K2DR2CP2J1J1Q1Q1K2Q2QGND图374LS290管脚排列图5十进制加法计数器CCU1DR1CP2DR2CP1Q1Q2Q2QGND2D1D1DS2DS5.实实实实验内容和步骤验内容和步骤验内容和步骤验内容和步骤（1）集成JK触发器74LS107集成块为主从结构的双JK触发器，管脚排列见图4，它具有一个复位端（置零端）DR，该端加上负脉冲（0DR=）即可复位（0Q=）。主从结构的双JK触发器具有在CP脉冲的下降沿翻转的特点，观察并测试JK触发器的功能。①异步复位端DR的功能测试任选74LS107集成块中的一个JK触发器，按表1要求，使DR为0，改变J、K端的状态，74LS290记录Q、Q端状态。表表表表1JK触发器触发器触发器触发器DR端功能测试表端功能测试表端功能测试表端功能测试表JKDR1nQ+1nQ+××0②JK触发器逻辑功能测试将DR端置高电位，接入CP脉冲，按表2要求进行实验，并将结果记录于表中。表表表表2JK触发器逻辑功能测试表触发器逻辑功能测试表触发器逻辑功能测试表触发器逻辑功能测试表JKnQ1nQ+1nQ+1010110010001110③将JK触发器转化成T触发器将J端与K端并接在一起作为T端，接入CP脉冲，在表3中记录触发器状态。表表表表3T触发器逻辑功能测试表触发器逻辑功能测试表触发器逻辑功能测试表触发器逻辑功能测试表TnQ1nQ+1nQ+1100当T=1时，即为T’触发器。（2）集成D触发器74LS74集成块是维持阻塞型双D触发器，管脚排列见图6，它具有异步置位端DS及复位端DR，测试它们的功能。维持阻塞型双D触发器具有在CP脉冲的上升沿翻转的特点，观察并测试D触发器的功能。①异步置位端DS及复位端DR功能测试任选74LS74集成块中的一个D触发器，按表4的要求改变DS与DR状态，并将测试结果记入表中。表表表表4D触发器触发器触发器触发器DS与与与与DR功能测试表功能测试表功能测试表功能测试表DDRDS1nQ+1nQ+×01×10②D触发器逻辑功能测试将1DDRS==，接入CP脉冲，按表5的要求测试D触发器逻辑功能，并将结果填入表中。表表表表5D触发器逻辑功能测试表触发器逻辑功能测试表触发器逻辑功能测试表触发器逻辑功能测试表D1nQ+01（3）用2个74LS74集成模块构成4位二进制异步加法计数器①根据图1接线。前级的输出作为后级的CP脉冲，是典型的异步触发方式。②D端与Q端相连，每个D触发器均接成T’触发器形式。把各触发器的复位端DR串接后接在逻辑按钮上，计数前用DR端实现计数器清零。清零完毕后将DR端置“1”，计数器才能在CP脉冲作用下进入计数状态。将输出端接到发光二级管或电平显示装置上。③CP端接至脉冲按钮上，点动按钮，记录各触发器的输出状态于表6。然后将CP端接到连续时钟脉冲1Hz输出端，便可看到显示器按规律自动闪烁。表表表表64位二进制加法计数器状态位二进制加法计数器状态位二进制加法计数器状态位二进制加法计数器状态二进制数CP012345678910111213141516（4）用2个74LS74和1个74LS20集成模块构成异步十进制加法计数器根据需要可将图1改接成十进制加法计数器，见图2。将3Q和1Q端接到与非门（74LS20）的输入端，其输出端接到DR端，作为计数器的复位信号。将输出端接到发光二级管或电平显示装置上。CP管脚接到脉冲按钮上，依次手动输入CP单次脉冲，记录计数器工作状态，填入表7中。将对应接到实验箱数码显示电路的输入端上，观察数码管数字变化。接线时必须与8、4、2、1端口一一对应，即应接在“8”端上，应接在“4”端上，以此类推。观察数码管显示的字型，也记入表7中。表表表表7十十十十进制加法计数器状态进制加法计数器状态进制加法计数器状态进制加法计数器状态二进制数CP字型012345678910（5）用74LS290构成十进制加法计数器74LS290集成块内部是由4个JK触发器组成的2个独立计数器，一个是二进制计数器，为时钟脉冲输入端，为输出端；另一个是异步五进制计数器，为时钟脉冲输入端，、、为输出端，、称为异步复位端，、称异步置“9”端。其管脚排列见图3。其功能见表8。表表表表874LS290异步计数器逻辑功能表异步计数器逻辑功能表异步计数器逻辑功能表异步计数器逻辑功能表输入输出复位端置“9”端110×000011×000000×111001×01110010×0××0×00××0×00×计数74LS290构成十进制加法计数器的电路示意图如图5所示。把端与连在一起，真正的计数脉冲从端输入。①按74LS290的管脚排列图3及十进制计数器示意图5接线。②将CP0端接到连续时钟脉冲1Hz输出端，接到数码显示电路的输入端，观察其显示的字型，并与表7进行比较。6.实实实实验设备和器材验设备和器材验设备和器材验设备和器材（1）数字电子技术实验箱（2）集成块（74LS201块、74LS2901块、74LS1071块、74LS742块）（3）数字万用表7.实实实实验注意事项验注意事项验注意事项验注意事项JK触发器改接为T’触发器时，其J与K输入端应接“1”（高电平）。8.实实实实验报告要求验报告要求验报告要求验报告要求（1）按照实验内容和步骤记录实验数据，绘制十进制加法计数器的波形图。（2）画出由JK触发器转化成D、T’触发器和由D触发器转化成T’触发器的原理图。（3）思考题：①集成触发器一般都具有异步置位端和复位端，在触发器正常使用时，该两端应接高电平“1”，为什么？②在实验内容和步骤（3）和（4）中，开始计数时如何对计数器清零？③如用74LS290集成块接成二十四进制计数器，试问需要几个集成模块？请画出接线图。