嵌入式系统设计-硬件基础2

1嵌入式系统设计-硬件基础（2）电磁兼容理论及高速PCB技术2内容概述电磁兼容的基本知识器件的选择PCB设计地线的处理屏蔽电源完整性基于Hyperlynx的信号完整性分析31.电磁兼容电磁兼容：ElectromagneticCompatibility电磁干扰：ElectromagneticInterfernce电磁骚扰：ElectromagneticDisturbance41.1衡量单位单位：电场强度E（V/m）,磁场强度H(A/m),功率通量密度W/m22200ESZHZ000120377Z当干扰场强1V/m，可用uV/m；当使用环形天线，且刻度采用A/m，可用uA/m；当频率到达微波段时，可采用mW/cm2.在平面波（远离发射天线，在自由空间中传播的电磁波）的情况下，3者可以换算，51.2电磁骚扰的耦合途径1）共阻抗耦合2）感应耦合3）辐射耦合61.2.1耦合途径－－共阻抗耦合电路1电路2电路1地电压电路2地电压共地阻抗地电流1地电流2U1U2Ri1Ri2I1I2UnRL2RL1IgUgZggL21ni1L1i2L2()()ZRUURRRR7指导PCB布线梳状地线结构网状地线结构增加的网格81.2.2耦合途径－－感应耦合（1）C2gC1gC12UnU1Rn121UjRCU若干扰的电压、频率恒定，有两个参数可以减少干扰：R和C12。其中，C12可通过导线本身的方向、屏蔽、分隔来实现91.2.2耦合途径－－感应耦合（2）U1RRRI1M121n12112ddIUjMIMtncosUBA减少回路面积A，可以将导线紧贴在地平面；使用双绞线；调整敏感导线的相对位置，降低cosθ。10指导PCB布线（1）3W原则：对于时钟线、视频、音频、复位等关键线，应强制采用3W原则，保证逻辑电流中近70%的通量边界。如时钟线宽度为6mil，其他线路只能在12mil以外的地方布线.差分对强制采用1W原则。W2W时钟线信号线111.2.3耦合途径－－辐射耦合（1）：短单极天线的辐射场为近场，此时：r2311HErr002EZjZZHr波阻抗：为容性高阻，与1/r成正比。：短单极天线的辐射场为远场，此时：r11HErr003772EZjZZHr波阻抗：121.2.3耦合途径－－辐射耦合（2）：小环天线的辐射场为远场，此时：r11HErr003772EZjZZHr波阻抗：：小环天线的辐射场为近场，此时：r3211HErr002ErZjZZH波阻抗：为感性低阻抗，与r成正比。131.2.4差模和共模（1）火线回线中线地火线回线中线地火线回线中线地差模电流共模电流骚扰电流在导线上传输的两种模式：共模和差模。当共模变成差模以后，才会对信号构成干扰。141.2.4差模和共模（2）IC1IC21621=131.610()sinEfSIr设环路电流为I，环面积为S，在r处的远场，其电场强度E为：差模信号的辐射共模信号的辐射01=()sinEflIr接地平面地线PCB板Un共模辐射可用对地电压激励的长度小于1/λ的短单极天线模拟：15PFC板的辐射测量162.器件的选择器件的封装敏感度无源频率特性电容设计17目前常用的封装形式：PDIPSOPQFPPLCCPGABGA2.1器件的封装（1）182.1器件封装（2）芯片面积与封装面积之比频率耐温性能重量减小可靠性提高使用更加方便DIP封装：1：86QFP封装：1:7.8BGA封装：厚度比QFP减少1/2以上重量减轻3/4以上;寄生参数减小信号传输延迟小使用频率大大提高uBGA封装：1:4CSP封装：1:1.1MCM组件192.2敏感度（1）灵敏度和带宽是评价敏感器件最重要的参数，灵敏度越高，带宽越大，抗扰度越差。模拟器件的灵敏度等于器件固有噪声的信号强度或最小可识别的信号强度逻辑器件的灵敏度决定于噪声容限或噪声抗扰度：/V=(%)/V直流噪声容限噪声抗扰度输出翻转电压202.2敏感度（2）逻辑器件是发射较强的宽带骚扰源，其频谱宽度BW和上升时间的关系为：r1BWπt逻辑族翻转电压/VTr/nsBW/MHz噪声容限/mV抗扰度TTL3.4103240012Fast3216030010212.3无源器件的频率特性元件低频模型高频模型响应曲线导线电阻电容电感变压器ZfZfZfZfZf222.3.1ΔI噪声电流设L＝500nH，1#门电路在2ns内引起的电流为4mA，当1#的输出电平从“1”翻转到“0”，在2#门电路的地线产生的波动为：d4=5001d2imAULnHVtnsCSL1234?I1=Ip?I2=IL232.3.2ΔI噪声电流和负载电流的复合（1）LSdu=dICt瞬态负载电流为：CS为驱动线对地与门电路输入电容之和。使用单面板时，对地电容为0.1pF～0.3pF/cm，多层板的对地电容为0.3pF～1pF/cm.当翻转电压为3.5V，翻转时间为3ns，单面板的驱动线长为5cm，驱动5个门电路，每个门电路输入电容为5pF，则总负载电流为：L=(50.3/5*5)*3.5/330IcmpFcmpFVnsmA242.3.3ΔI噪声电流和负载电流的复合（2）当驱动线较长，传输延时超过脉冲上升时间，其特征阻抗为90欧，瞬态负载电流可表示为：L0=3.5/9038UIVmAZ克服方法：减少L，Cs，ΔI，ΔU，增加tr。1.选用多层线路板2.减少对地分布电容3.增加驱动能力，并选择合适的参数4.安装去耦电容252.4去耦电容的设计去耦电容分为本地去耦和整体去耦。设ΔI为50mA，要求ΔU《0.1V，dt＝2ns，本地去耦电容为：50=1/0.1/2ImACnFdUdtVns传统的认为去耦电容应该是大容量电容0.1uF和小容量电容0.001uF的并联，事实上，由于其引线电感的影响，不如并联一个小电容0.001uF。整体去耦电容可以选择PCB板上所有负载电容之和的50~100倍。262.4.1滤波电容(1)3端电容：ZSZL寄生电感限制高频衰减ZSZLMLCC多层陶瓷电容ESLESRCr12fCESL272.4.1滤波电容(2)引线电容ESLESRC1010.10.01110100L=125mmL=62mmL=0(SMD)SMD电容的电感只有引线电容电感的1/3~1/5.282.4.1滤波电容(3)数字电路中典型的去耦电容为0.1uf的去耦电容有5nH分布电感，它的并行共振频率大约在7MHz左右，也就是说对于10MHz以下的噪声有较好的去耦作用，对40MHz以上的噪声几乎不起作用。1uf，10uf电容，并行共振频率在20MHz以上，去除高频率噪声的效果要好一些。在电源进入印刷板的地方和一个1uf或10uf的去高频电容往往是有利的，即使是用电池供电的系统也需要这种电容。每10片左右的集成电路要加一片充放电电容，或称为蓄放电容，电容大小可选10uf。最好不用电解电容，电解电容是两层溥膜卷起来的，这种卷起来的结构在高频时表现为电感，最好使用胆电容或聚碳酸酝电容。293.PCB设计PCB软件布线的电感信号完整性问题PCB布局PCB设计的问题－过孔传输线的延迟终端匹配技术303.1PCB软件ProtelOrcadZukenPowerPCBCadenceEMI仿真：Freedom（3D）HyperlynxAnsoft－HFSS313.2布线的电感（1）7021mm4101.27nHmm1mmlLS当频率超过数MHz，导线阻抗主要呈现为感性，其典型值为：导线电感为：22ln()HcmhLnW其中，h为导线距地线的高度，W为导线的宽度，从上式可以看出，导线宽度增加1倍，电感量下降75%。PCB板上的导线电感可近似为（当长度lW时）：20.2ln()HlLlnW323.2布线的电感（2）212122LLMLLLMPCB板上的导线电感可近似为：I1导线1导线2MPCB板上的导线电感可近似为：122LLLM一般情况下，当两条线路间的距离等于线宽时，耦合系数大约为0.5到0.6，线路的有效自感应从1μH/m降到0.4-0.5μH/m.33布线所有平行信号线之间要尽量留有较大的间隔以减少串扰如果有两距较近的信号线最好在两线之间走一条接地线这样可以起到屏蔽作用。343.3信号完整性问题信号完整性问题主要表现为5个方面：延迟、反射、串扰、同步切换噪声和电磁兼容性。信号完整性SI：指信号在电路中以正确的时序和电压作出响应的能力353.3.1阻抗匹配（1）ZsZtZ0VSVi00(1+ρ)Vit0t0ZZZZ当Zt＝Z00ZsZ0Z0VS363.3.1阻抗匹配（2）ZsZ0VSt00t00010ZZZZZZZsZ0VSt00t001ZZZZZZ373.6终端匹配技术单端信号的终端匹配技术通常包括：驱动端串行连接的终端匹配技术，接收端并行连接的终端匹配技术、戴维南终端匹配技术、AC终端匹配技术、二极管终端匹配技术383.3.2传输线阻抗突变设计信号传输线时要避免急拐弯以防传输线特性阻抗的突变而产生反射要尽量设计成具有一定尺寸的均匀的圆弧线393.3.3不同传输线的阻抗（1）影响PCB走线特性阻抗的因素主要有：铜线的宽度和厚度介质的介电常数和厚度焊盘的厚度地线的路径、周边的走线等。PCB的特性阻抗设计中，微带线结构是最受欢迎的。常用的微带线结构有4种：表面微带线、嵌入式微带线、带状线、双带线。403.3.3不同传输线的阻抗（2）平行带微带线边靠边带状线W/h或D/WZ01/ΩZ02/ΩZ03/ΩZ04/Ω0.5140120NA601.0104900452.072607330hWthWhWWDt对于Wt和D到地平面的距离，Z04＝Z02/2：413.3.3不同传输线的阻抗（3)表面微带线模型结构如图所示其阻抗特性公式为：差分信号，其特性阻抗Zdiff修正公式为：423.4PCB布局（1）1）电源线：电源和地线尽可能靠近，以减少差模辐射，减少电路交扰。2)时钟线和地线距离较近，形成环面积较小。3）按逻辑排列：输出逻辑高速逻辑中速逻辑低速逻辑4）避免导线的不连续性：导线宽度不要突变433.4PCB布局（1）多引脚IC多引脚IC多引脚IC过孔区布线路径443.5PCB设计的问题－过孔453.5.1过孔的处理过孔（via）：过孔可以分成两类：一是用作各层间的电气连接；二是用作器件的固定或定位。从工艺制程上来说，这些过孔一般又分为三类，即盲孔(blindvia)、埋孔(buriedvia)和通孔(throughvia)。设计原则：过孔越小越好，这样板上可以留有更多的布线空间，此外，过孔越小，其自身的寄生电容也越小，更适合用于高速电路。463.5.2过孔的寄生电容已知过孔在铺地层上的隔离孔直径为D2,过孔焊盘的直径为D1,PCB板的厚度为T,板基材介电常数为ε,则过孔的寄生电容大小近似于：C=1.41*ε*T*D1/(D2-D1)主要影响:延长了信号的上升时间，降低了电路的速度。当T=50Mil,D1=20Mil，D2=32Mil，过孔内径d=10Mil过孔的寄生电容大致是：C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF，引起的上升时间变化量为：T10-90=2.2C(Z0/2)=2.2x0.517x(55/2)=31.28ps473.5.3过孔的寄生电感h是过孔的长度，d是中心钻孔的直径，则其电感L为：L=5.08h[ln(4h/d)+1]L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH如果信号的上升时间是1ns，那么其等效阻抗大小为：XL=πL/T10-90=3.19Ω。483.6传输线的延迟信号的传递发生在信号状态改变的瞬间，如上升或下降时间。