北邮2018数字逻辑期中试题及答案

第1页(共7页)北京邮电大学2017——2018学年第二学期《数字电路与逻辑设计》期中考试试题学院___________姓名____________班级_____________班内序号______题号一二三四总分12345678满分121014810888886100得分阅卷教师所有答案（包括选择题和计算题）一律写在试卷纸上，如果卷面位置不够，请写在试卷的背面，否则不计成绩；一、单项选择题（每题1分，共12分）（答案填入本题最后的表格中）1.E为逻辑变量，2个E进行与运算，其结果为D。A）B）1C）0D）E2.对于一个逻辑函数，其任意两个最小项的与为A，所有最大项的与为A。A）0B）1C）函数自身D）不能确定3.已知ΣΠ，则和之间的关系为B。A）相等B）互补C）对偶D)无关4.对于功能冒险，在下面几种说法中，只有D是正确的。A)只有一个变量发生变化时，会发生功能冒险。B)可以通过增加冗余项的方法，消除功能冒险。C)输入变量发生变化，发生了功能冒险，变化前后的输出逻辑值不同。D)可以通过增加选通脉冲消除功能冒险的影响。5.函数쳌쳌的标准与或表达式为C。第2页(共7页)A)ΣB)ΣlbiC)ΣD)以上都不对6.TTL逻辑门电路的输入端悬空，A；CMOS电路的输入端悬空，C。A)相当于接高电平B)相当于接低电平C)既不能相当于高电平，也不能相当于低电平7.D系数反映了逻辑门的带负载能力，是指一个逻辑门能够驱动同类型门的个数。A)输入B)输出C)扇入D)扇出8.某门电路的实测波形如下图所示，其中C为输出，AB为输入，则该门电路是C。A）与门B）或门C）或非门D）与非门9.运用逻辑代数的反演规则，函数G)]EDC(BA[F的反函数F=A。A）)GE)(DB(CAB）GEDCBAC）G)ED)(C(BA10.下图是用双1线至4线数据分配器74LS155实现函数，则F=C。A）ΣlB)ΣliC)ΣbD)以上都不对题号12345678910答案DAABDCACDCAC二、判断题（每题1分，共10分）[√]1.连续20180421个1的异或运算，结果是1。[√]2.已知01101为带有校验位的8421BCD码，由此可推出，该BCD码采用奇校验。[√]3.和CMOS电路相比，ECL电路具有工作速度快的优势。[√]4．四位超前进位加法器的工作速度比由4个全加器组成的串行进位加法器快。[╳]5.若3-8译码器74LS138的使能端无效，则全部输出呈高阻。[╳]6.数据分配器是将多路输入信号分配到一路输出中，具体分配哪一路由地址码来决定。第3页(共7页)[√]7.在二进制数的补码表示中，零的编码唯一；而在反码表示中，零的编码不唯一。[√]8.ECL门的输出端可以直接相连，实现“线或”逻辑。[√]9.CMOS反相器的静态功耗比TTL反相器低。[√]10.优先编码器各个输入信号的优先权是不同的，若几个输入同时有信号到来，输出端给出优先权最高的那个输入所对应的编码。三、填空题（每空1分，共14分）1.二进制数llllͲlll表示成八进制数为bͲi8，表示成十六进制为tͲt㈠。2.十进制数bil用8421BCD码表示，为thtt。3.已知BAF，当B=1时，F=。4.已知ABCD是逻辑变量，쳌，则F的对偶式F=쳌t쳌t。5.已知逻辑函数FABC，其最小项m3=t，最大项M3=쳌쳌t。6.表达式쳌쳌쳌，当变量发生变化时，存在偏1型逻辑冒险，可以通过增加冗余项消除此冒险。7.根据逻辑电路的负载连接情况，负载电流是流入还是流出输出端，可分为灌电流负载和拉电流负载。8.由TTL与非门构成的两级逻辑门电路，其前级与非门的输出低电平最大值⡎ͲV，后级与非门的关门电平lV，则低电平噪声容限为0.6V；其前级输出高电平的最小值t氠ͲV，后级与非门的开门电平氠lͲ8V，则其高电平噪声容限为0.9V。四、计算和分析题1.某器件的内部电路如下图所示，A、B为输入，F为输出。(8分)(1)写出F与输入A、B的逻辑关系表达式。(2)画出该器件的逻辑符号。第4页(共7页)答：1）쳌（4分）2）或者是（4分）2.TTL逻辑电路如下图所示，已知OC门输出低电平时允许灌入的最大负载电流IOL=12mA，输出高电平时的漏电流IOH=200A；与非门的高电平输入电流IiH=50A，输入短路电流IIS=1.4mA；VCC=5V，RL=1k。请回答以下问题：(10分)(1)OC门的输出高电平为多少？(2)为保证OC门输出低电平不大于0.35V，F点最多可以再接几个TTL反相器？(3)为保证OC门的输出高电平不低于3V，F点最多可以再接几个TTL反相器？(4)正常使用时，写出第一级输出F和输入变量A、B、C、D之间的逻辑关系表达式。第5页(共7页)答：1)高电平时电阻上的电压降为（2×0.2+9×0.05）×1=0.85V，此时输出高电平为5-0.85=4.15V。（2分）2)(5-0.35)/1+1.4×n=12×1,解得n=5.25，取5个（2分）。可以再接零个TTL反相器（1分）。3)（（5-3）/1-2×0.2）/0.05=32个（2分）。可以再接23个TTL反相器（1分）。4)（2分）如果b减少一个输入端子答：1)高电平时电阻上的电压降为（2×0.2+8×0.05）×1=0.8V，此时输出高电平为5-0.8=4.2V。（2分）2)(5-0.35)/1+1.4×n=12×1,解得n=5.25，取5个（2分）。可以再接零个TTL反相器（1分）。3)（（5-3）/1-2×0.2）/0.05=32个（2分）。可以再接24个TTL反相器（1分）。4)（2分）3.按要求化简逻辑函数(8分)(1)化简函数쳌쳌쳌쳌쳌쳌为最简与或式。答：쳌쳌쳌쳌쳌（2分）A쳌쳌쳌쳌쳌A쳌쳌쳌（2分）(2)化简函数Σb8lllllb为最简或与式。第6页(共7页)（2分）쳌쳌쳌（2分）4.逻辑电路如下图所示，其输入变量为A0、B0，输出函数为S、E、G。写出、、G的逻辑表达式并简化为最简与或式,并说明该电路的逻辑功能。(8分)答：（1分）,쳌쳌（2分）,（1分）逻辑功能：为一位二进制数比较器（1分），S、E、G分别输出小于、等于、大于的结果（3分）。5.只用一个与或非门设计一个8421BCD码的四舍五入电路(输出用1表示舍去)。（8分）(1)将真值表补充完整ABCDFABCDF00001000000110010010101000111011第7页(共7页)01001100010111010110111001111111(2)填写卡诺图并求出最简与或非式(3)画出该电路答：（1）将真值表补充完整ABCDFABCDF00001100000001110010001011010╳001111011╳010011100╳010101101╳011001110╳011101111╳（2分）（2）填写卡诺图并求出最简与或非式第8页(共7页)（2分）쳌쳌（2分）（3）（2分）6.试用一片3-8译码器74LS138和一个与非门设计一个奇偶校验电路，输入数据为三位二进制数A2A1A0，当输入数据为奇数个1时，输出为1，否则输出为0，要求电路最简。请做出真值表，并直接在下面的电路上实现。（8分）表7-1译码器74LS138的功能表第9页(共7页)答：真值表如下l00000011010101101001101011001111（3分）实现的电路如下图所示（5分。10根接线，每根半分）7.双四选一数据选择器74LS153的功能表如表6-2所示。用该集成电路构成的组合逻辑电路如图6-1所示，输入变量为A、B、C，输出逻辑函数为F1、F2。写出F1和F2的最简与或式，并分析该电路的逻辑功能。（8分）表7-274LS153功能表第10页(共7页)答：l쳌쳌쳌（2分）쳌쳌=쳌쳌（2分）全加器（4分）8.用FPGA实现某电路的Verilog代码如下，按要求回答问题。(6分)(1)画出该电路的门级逻辑电路图。(2)说明该电路的逻辑功能。modulemuxtwo(out,a,b,sl)inputa,b,sl;outputout;wirensl,sela,selb;assignnsl=~sl;assignsela=a&nsl;assignselb=b&sl;assignout=sela|selb;endmodule答：第11页(共7页)（3分）二选一数据选择器（多路选择器）（3分）