数字逻辑设计第8章

例题例：试用D触发器和门电路设计一个状态转换为024130…的模5同步计数器。解：1）触发器个数2）转移表3）最小成本设计检查能否自启动若采用风险最小的设计呢？例题例：用D触发器设计一个频率相同的三相脉冲发生器，三相脉冲Q1、Q2、Q3如图所示。3例题试画出010序列检测器的状态图或状态表。已知此检测器的输入、输出序列如下：1）序列不可重叠输入X：001010100110100输出Z：00010001000001002）序列可重叠输入X：001010100110100输出Z：00010101000001004时钟同步状态机结构下一状态逻辑F状态存储器时钟输出逻辑G输入输出时钟信号激励当前状态激励方程驱动方程状态方程转移方程输出方程5CLOCKHtLtclkt触发器输出ffpdtcombt组合电路输出触发器输入holdtsetupt建立时间容限setupcomb(max)(max)ffpdclktttt－－－保持时间容限holdcomb(min))min(ffpdttt－68.2LatchedandFlip-Flops•SSIlatchesandflip-flops1Q1Q2Q2Q3Q3Q4Q4Q1,2C1D2D3,4C3D4D74x375DlatchPRDQCLKQCLR74x74PRJQCLKKQCLR74x109PRJQCLKKQCLR74x1127DQCQDQCQDQCQDQCQDIN[3:0]WRDOUT[3:0]RDMultibitRegistersandLatches锁存器的应用——多位锁存器寄存器（register）共用同一时钟的多个D触发器组合在一起通常用来存储一组相关的二进制数。84-bitregister74x1756-bitregister74x1741D2D3D4DCLKCLR_L98-bitregister74x374（三态输出）OEOutputenable1074x377（使能）74x273（异步清零）CLK74x374（输出使能）1174x377（使能）ENEN’二选一多路复用结构12寄存器（register）和锁存器（latch）有什么区别？寄存器：边沿触发特性锁存器：C有效期间输出跟随输入变化74x374输出使能8位寄存器74x373输出使能8位锁存器138.4Counters–模（modulus）：循环中的状态个数–模m计数器（又称m分频计数器）–n位二进制计数器状态图中包含有一个循环的任何时钟时序电路S1S2S3SmS5S4ENENENENENENENEN’EN’EN’EN’EN’EN’14•计数器的分类–按时钟：同步、异步–按计数方式：加法、减法、可逆–按编码方式：二进制、十进制BCD码、循环码•计数器的功能–计数–分频–定时–产生脉冲序列–…15行波计数器（ripplecounter）利用T触发器实现：Q*=Q’QQT考虑二进制计数顺序：只有当第i-1位由10时，第i位才翻转。CLKQQTQQTQQTQQTQ0Q1Q2Q316CLKQ0Q1Q2CLKQQTQQTQQTQQTQ0Q1Q2Q3速度慢，最坏情况，第n位要经过n×tTQ的延迟时间——异步计数器(AsynchronousCounters)17同步二进制加法计数器1011011+11011100在多位二进制数的末位加1，仅当第i位以下的各位都为1时，第i位的状态才会改变。最低位的状态每次加1都要改变。ENQTQ利用有使能端的T触发器实现：Q*=EN·Q’+EN’·Q=ENQ通过EN端进行控制，需要翻转时，使EN=1ENi=Qi-1·Qi-2·…·Q1·Q0EN0=?118同步计数器1CLKQ0Q1Q2C如何加入使能端？19有使能端的同步计数器CNTEN低位LSB高位MSB串行使能20CNTEN有使能端的同步计数器并行使能高位MSB低位LSB214位二进制计数器74x163CLR同步清零LD同步预置数RCO进位输出ENPENT使能端ENTQDQCQBQARCO224位二进制计数器74x16374x163的功能表01111CLK工作状态同步清零同步置数保持保持,RCO=0计数CLR_LLD_LENPENT01110101174x161异步清零2374x163工作于自由运行模式时的接线方法24自由运行的’163可以用作2、4、8和16分频计数器01234567891011121314150254位二进制计数器74x163CLR同步清零LD同步预置数RCO进位输出ENPENT使能端ENTQDQCQBQARCO264位二进制计数器74x16374x163的功能表01111CLK工作状态同步清零同步置数保持保持,RCO=0计数CLR_LLD_LENPENT01110101174x161异步清零2774x163工作于自由运行模式时的接线方法28自由运行的’163可以用作2、4、8和16分频计数器0123456789101112131415029任意模值计数器•利用SSI器件构成——时钟同步状态机设计•利用MSI计数芯片构成——利用n位二进制计数器实现模m计数器分两种情况考虑：–m2n–m2n清零法、置数法30用4位二进制计数器74x163实现模11计数器清零法S0S1S2S3S4S12S11S10S9S8S7S6S5S13S14S15计数到1010时，利用同步清零端强制为0000。——m2n情况31清零法计数到1010时，利用同步清零端强制为0000。——m2n情况用4位二进制计数器74x163实现模11计数器CLKQ0Q1Q2Q3思考：如果是74x161（异步清零）怎么连接？3233模10计数器34用4位二进制计数器74x163实现模11计数器置数法——m2n情况S0S1S2S3S4S12S11S10S9S8S7S6S5S13S14S15计数到1111时，利用同步预置数端强制输出为010135用4位二进制计数器74x163实现模11计数器置数法——m2n情况CLKQ0Q1Q2Q3计数到1111时，利用同步预置数端强制输出为01013674x163用作余3码计数器S0S1S2S3S4S12S11S10S9S8S7S6S5S13S14S15S30011S1211003774x163用作余3码计数器110038CLKQ0Q1Q2Q3COUNT34567891011123Q3：十分频，占空比50％3974x163用作2421码计数器十进制数2421码00000100012001030011401005101161100711018111091111S0S1S2S3S4S12S11S10S9S8S7S6S5S13S14S1540分析下面电路的模为多少？CLKCLRLDENPENTAQABQBCQCDQDRCO74x163011+5VCLOCKQDQCQBQA000001100111100011101111QB多少分频？QD？其它状态？41分析下面电路的模为多少？CLKCLRLDENPENTAQABQBCQCDQDRCO74x16301+5VCLOCK模12计数器QD：12分频占空比50％42•利用74X163和必要的门电路设计一模14计数器，计数序列为：1、2、3、4、5、6、7、8、9、10、11、12、13、15、1、2…..。完成设计并画出电路。例题1101（13）后载入1111（15）；1111（15）后载入0001（1）；431101（13）后载入1111（15）；1111（15）后载入0001（1）；仿真波形：44例题•利用74x163设计一个模16的同步计数器，输入GO信号仅在计数输出为15时起作用，若输入GO信号为0，则计数器终止计数直至GO=1；若GO=1，则计数器又从0开始计数直至计至15。GO信号如何接到ENP、ENT？计满16个脉冲后会停下来，直至GO=1。计数值不是1111，计数输出+1，计数使能CNTEN=1计数值为1111，GO=1，计数输出+1，计数使能CNTEN=1GO=0，计数输出不变，计数使能CNTEN=045GO信号如何接到ENP、ENT？计满16个脉冲后会停下来，直至GO=1。CNTEN计数值不是1111，计数输出+1，计数使能CNTEN=1计数值为1111，GO=1，计数输出+1，计数使能CNTEN=1GO=0，计数输出不变，计数使能CNTEN=046CNTEN？47ENT用于级联使能，ENP用于一般使能。48其它MSI计数器•74x160、74x1621位十进制（BCD）加法计数器（异、同步清零）01234567890QAQBQCQDQC、QD都是十分频，但占空比不是50％49其它MSI计数器•74x169–可逆计数器74x160、74x1621位十进制（BCD）加法计数器（异、同步清零）UP/DNUP/DN=1加法计数（升序）UP/DN=0减法计数（降序）使能输入进位输出低电平有效50计数器的级联CLOCKRESET_LLOAD_LCNTEND0D1D2D3Q4Q5Q6Q774x16374x163并行级联方式51思考：利用低位的进位控制高位的时钟行不行？52思考：利用低位的进位控制高位的时钟行不行？计数输出顺序有错，但模未改变如何让计数输出顺序正确？53串行级联方式54模m计数器（m2n）•先进行级联，再整体置零或预置数–例：用74x163构造模193计数器两片163级联得8位二进制计数器（0～255）——采用整体清零法，0～19255模m计数器（m2n）先进行级联，再整体置零或预置数例：用74x163构造模193计数器两片163级联得8位二进制计数器（0～255）——采用整体清零法，0～192•若m可以分解：m=m1m2分别实现m1和m2，再级联——采用整体预置数法，63～255256－193＝6356ABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138EN1EN2_LEN3_LSRC0SRC1SRC2P0P1P7SDATA如何控制地址端自动轮流选择输出Y0～Y7——计数器的应用57DecodingBinary-CounterState若在一次状态转移中有2位或多位计数位同时变化，译码器输出端可能会产生“尖峰脉冲”——功能性冒险01234567012Functionhazard58CLK8位寄存器改进：消除“毛刺”59计数器的应用•序列信号发生器例：在时钟作用下周期产生序列10101011，10101011，…S0/1S1/0S2/1S3/0S4/1S5/0S6/1S7/1MOORE机8个状态计数器+组合电路60计数器的应用•序列信号发生器•例：在时钟作用下周期产生序列10101011，10101011，…计数器+组合电路61计数器的应用例：红绿灯信号发生器，输入时钟信号T=5s，要求周期产生绿灯30s，黄灯5s，红灯25s。需要多少个状态？例：流水灯的设计任务：•设计一个可以循环移动的流水灯，灯总数为8盏，具体要求如下：–1、5亮，其余灭，右移三次后全灭–4、8亮，其余灭，左移三次后全灭–4、5亮，其余灭，各向两边移三次后全灭–1、8亮，其余灭，各向中间移三次后全灭计数器的应用效果图计数器的应用任务分析所要求的彩灯电路在某电路板上完成，该电路板能够提供48MHz标准时钟信号，附带有8个共阳的LED管可作为彩灯使用。因此要实现的电路的框图如图所示。要实现的电路848MHz8个LED灯图1要实现的电路框图设计思路•根据要求，LED彩灯的花色变化为20步，这20步的变化是按顺序进行，周而复始的，因此，可以用一个具有20个状态的状态机实现，这20个状态构成一个单环，如图所示。S1S2S3S4S20...设计思路•可以利用计数器产生着20个状态编码，用译码电路将对应的编码变为对应的LED显示码。电路框图如图所示1/48MHz分频电路48MHz1Hz模20计数器译码电路588个彩灯674位寄存器74x1751D2D3D4DCLKCLR_L68698.5shiftregi