数字锁相环的频率合成及其systemview仿真

中北大学2012届毕业设计说明书第1页共32页1绪论1.1引言锁相环（PhaseLockLoop），简称PLL，是一种利用外部输入的参考信号控制环路内部振荡信号反馈控制电路。他的被控制量是相位，被控对象是压控振荡器。如果锁相环路中压控振荡器的输出信号频率发生变化，则输入到相位比较器的信号相位θv(t)和θR(t)必然会不同，使相位比较器输出一个与相位误差成比例的误差电压Vd(t)，经环路滤波器输出一个缓慢变化的直流电压Vc(t)，来控制压控振荡器输出信号的相位，使输入和输出相位差减小，直到两信号之间的相位差等于常数。此时，压控振荡器的输出信号频率和输入信号频率相等，且环路处于锁定状态。锁相环是构成频率合成器的核心部件。主要由相位比较器(PhaseDiscriminator)、压控振荡器(VoltageControlOscillator)、环路滤波器(LoopFilter)组成。锁相环路是一个能跟踪输入信号相位的闭环自动控制系统。锁相环路系统在各个领域都有很多的用途，发展将势不可挡。锁相环路在宇宙飞行目标的跟踪、遥测和遥控、电视接收机、电动机转速控制、自动跟踪调谐等领域都有更好的发展。频率合成是电子系统中的关键技术，是决定电子系统性能的主要设备，随着通信、数字电视、卫星定位、航空航天、雷达和电子对抗等技术的发展，频率合成技术提出了越来越高的要求。频率合成技术是将一个或多个高稳定、高精确度的标准频率经过一定变换，产生同样高稳定度和精确度的大量离散频率的技术。锁相环是一个相位反馈控制系统，在数字锁相环中，由于误差控制信号是离散的数字信号，而不是模拟电压，因而受控的输出电压的改变是离散的而不是连续的；此外，环路组成部件也全用数字电路实现，故而这种锁相环就称之为数字锁相环(DigitalPhaseLockLoop)。传统的锁相环由模拟电路实现，而数字锁相环与传统的模拟电路实现的PLL相比，具有精度高且不受温度和电压影响，环路带宽和中心频率编程可调，易于构建高阶锁相环等优点，并且应用在数字系统中时，不需A/D及D/A转换。随着中北大学2012届毕业设计说明书第2页共32页通讯技术、集成电路技术的飞速发展和系统芯片(SoC)的深入研究，数字锁相环必然会在其中得到更为广泛的应用。近些年来,由于大规模集成电路制造技术的广泛运用,数字锁相环中的技术指标得到了很大的提高,同时电路的体积也大大减小。利用这些高性能的器件,可以组成体积小、杂散分量低的频率合成器。在许多电子设备中，常常需要产生多种频率且精度较高的信号，因此采用数字锁相环的频率合成器是一种比较实际可行的方法。1.2锁相环技术的发展状况对锁相原理的数学理论描述方面，可追溯到20世纪30年代。1932年，在己经建立的同步控制理论基础上，Bellescize提出了同步检波理论，第一次公开发表了对锁相环路(PLL)的数学描述。众所周知，同步检波的关键技术是要产生一个本振信号，该信号要与从接收端送到检波器的输入载波信号频率相同，否则检波器的输出信号会产生很大的误差，即接收端无法恢复出发送端所发送的信号。而一般的自动频率控制技术中，由于有固有的频率误差而无法满足上述要求。而要保持两个振荡信号频率相等，则必然要使这两个信号的相位差保恒定，反之亦然，这种现象称之为频率同步或相位锁定，也是锁相技术最基本的概念和理论基础。但当时，这一理论并未得到普遍重视，自到1947年，锁相技术才第一次得到实际的应用在电视机的水平扫描线的同步装置中。1930年建立了同步控制理论的基础，40年代，电视接收机中的同步扫描电路中开始广泛的应用锁相技术，使电视图像的同步性能得到很大改善。50年代，杰费和里希廷第一次发表了有关PLL线性理论分析的论文，解决了PLL最佳化设计的问题。60年代，维特比研究了无噪声PLL的非线性理论问题，发表了相干通信原理的论文，70年代，林特塞（Lindscy）和查里斯（Charles）在做了大量实验的基础上进行了有噪声的一阶、二阶及高阶PLL的非线性理论分析。70年代，随着集成电路的发展，开始出现集成的环路器件、通用和专用集成单片PLL，使锁相环逐渐变成了一个低成本、使用简便的多功能器件，使它在更广泛的领域里获得了应用。直到目前，各国学者仍在对锁相理论和应用进行着广泛而深入的研究。由于技术上的复杂性和较高的生产成本，早期PLL的应用领域主要是在航天、精密测量仪器等方面。如今，中北大学2012届毕业设计说明书第3页共32页PLL主要应用在调制解调、频率合成、彩色电视机色幅载波提取、雷达、FM立体声解码等各个领域。随着数字技术的发展，还出现了各种数字PLL，它们在数字通信中的载波同步、位同步、相干解调等方面起着重要的作用。锁相原理在数学方面，早在30年代无线电技术发展的初期就已经出现。进入50年代，随着空间技术的发展，由杰斐和里希廷利用锁相环路作为导弹信标的跟踪滤波器获得成功，解决了锁相环路最佳化设计问题。在60年代，维特比研究了无噪声锁相环路的非线性问题。到了70年代林特塞（Lindscy）和查里斯（Charles）进行了由噪声的一阶，二阶及高阶锁相环路的非线性理论分析。50年代后期随着空间技术的发展，锁相环用于对宇宙飞行目标的跟踪﹑遥测和遥控。60年代初随着数字通信系統的发展，锁相环应用愈来愈广，70年代，成为现代通信、电子技术领域中不可缺少的重要控制技术。80年代以后，数字锁相、集成锁相以及频率合成技术，大大推动数字通信、卫星通信的发展。随着数字电路技术的发展，数字锁相环在调制解调、频率合成、FM立体声解码、彩色副载波同步、图象处理等各个方面得到了广泛的应用。数字锁相环具有数字电路可靠性高、体积小、价格低等优点，还可以避免直流零点漂移、器件饱和及易受电源和环境温度变化等缺点，此外还具有对离散样值的实时处理能力，已成为锁相技术发展的方向。目前，锁相环路的理论研究正在日益完善，应用范围遍及整个电子技术领域。且商品化集成锁相环路日益增多，为锁相技术应用提供了广阔前景。新世纪，锁相环技术是朝着集成化、多用化、数字化的方向发展，目前基于FPGA的可编程的数字锁相环及基于VHDL语言的锁相环技术发展成熟成为了研究热点。1.3频率合成技术的发展状况频率合成理论自20世纪30年代提出以来，已取得了迅速的发展，逐渐形成了目前的4种技术：直接频率合成技术、锁相频率合成技术、直接数字式频率合成技术和混合式频率合成技术。70多年来，频率合成技术有了较大的发展。频率合成是以一个或几个频率为基础，进行加、减、乘、除四则算术运算，合成出新的频率的一门技术。随着现代通信技术的迅速发展，雷达、宇航和遥控遥测技术的不断前进，越来越需要高频率稳定度、高频谱纯度、频率范围大的频率源，同中北大学2012届毕业设计说明书第4页共32页时对频率合成的输出频率的个数等都有了越来越高的要求。[2]1.3.1直接模拟式频率合成器直接式频率合成器是最先出现的一种合成器类型的频率信号源。这种频率合成器原理简单，易于实现。直接模拟式频率合成器是由一个高稳定、高纯度的晶体参考频率源，通过倍频器、分频器、混频器，对频率进行加、减、乘、除运算，得到各种所需频率。直接合成法的优点是频率转换时间短，并能产生任意小的频率增量。但用这种方法合成的频率范围将受到限制。更重要的是，直接模拟式频率合成器不能实现单片集成，而且输出端的谐波、噪声及寄生频率难以抑制。因此，直接模拟式频率合成器已逐渐被锁相式频率合成器、直接数字式频率合成器取代。1.3.2锁相式频率合成器图1-1锁相式频率合成器图1中，在VCO的输出端和鉴相器的输入端之间的反馈回路中加入了一个÷N的可变分频器。高稳定度的参考振荡器信号fR经R次分频后，得到频率为fr的参考脉冲信号。同时，压控振荡器的输出经N次分频后，得到频率为fV的脉冲信号，两个脉冲信号在鉴频鉴相器进行频率或相位比较。当环路处于锁定状态时，输出信号频率：错误!未找到引用源。（1-1）显然，只要改变分频比N，即可实现输出不同频率的fo，从而实现由fr合成fo的目的。其输出频率点间隔Δf＝fr。由于单环PLL频率合成器难于同时满足合成器在频带宽度、频率分辨率和频率转换时间等多方面的性能要求，因此，现代通信与电子设备中采用多环PLL频率合成器、吞除脉冲式锁相环频率合成器或锁相环分数频率合成器。frfo1/NfR参考分频器PDLPfo/NVCOF晶振中北大学2012届毕业设计说明书第5页共32页在多环频率合成器中，使用多个锁相环路。如在三环锁相频率合成器中，高位环提供频率间隔较大的较高频率输出，低位环提供频率间隔较小的较低频率输出，加法环将前两部分加起来，从而获得既有较高的工作频率，频率分辨率也很高，又能快速转换频率的合成信号输出。在实际应用中，特别是在超高频工作情况下，为获得较大范围的频率选择（较多的频率数）和较小的步进频率，多采用吞除脉冲式锁相环频率合成器[7]，如图2所示。其实现方法为，在M分频器与压控振荡器之间插入高速双模前置分频器÷P与÷(P＋1)和吞除脉冲计数器A，最终得到总频计数分频比：错误!未找到引用源。（1-2）输出信号频率为：错误!未找到引用源。（1-3）可见，频率范围扩展了P倍，而频率间隔仍然保持为较小的fr。吞除脉冲锁相式整数环频率合成器是一种在通信、雷达等领域中得到广泛应用的器件，它的最大特点是频率间隔小、工作频率高。锁相式分数频率合成器的输出信号频率不必是参考信号频率的整数倍，可以是参考信号频率的小数倍。如果参考电压用fr表示，输出电压用fo表示，那么输出信号和参考信号的关系可以表示为：（1-4）其中，K和M为整数，0≤K＜M，而M决定了小数频率合成器的精度。小数频率合成器输出信号的最小频率间隔即输出频率精度由参考信号频率和小数频率合成器的分辨位数决定。由此可见，小数频率合成器在支持较高频率的参考信号的同时可以获得很高的输出频率精度。小数频率合成器有多种实现方式，其中Δ－∑小数频率合成器是最成功的实现方式。1.3.3直接数字频率合成技术直接数字频率合成（DirectDigitalSequence）技术是20世纪80年代末，随着数字集成电路和微电子技术的发展出现的一种新的数字频率合成技术，它从相位量化的概念出发进行频率合成。DDS技术与传统的频率合成技术相比，具有频率中北大学2012届毕业设计说明书第6页共32页分辨率高、相位噪声小、稳定度高、易于调整及控制灵活等优点[5]。如图3所示，电路由相位累加器（PhaseAccumulator）、正弦查询表（LookUpTable）、D/A转换器（Digital/AnalogConverter）和低通滤波器（LowPassFilter）等部分组成。DDS的工作原理实质上是以数控的方式产生频率、相位可控制的正弦波。相位累加器由N位全加器和N位累加寄存器级联而成，对代表频率的二进制码进行累加运算。幅度/相位转换电路实质上是一个波形寄存器，以供查表使用，读出的数据送入D/A转换器和低通滤波器。工作过程为：每来一个时钟脉冲fclk，N位加法器将频率控制数据与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的输入端，以使加法器在下一时钟的作用下继续与频率控制数据相加；另一方面输出M位作为取样地址值送入幅度/相位转换电路，幅度/相位转换电路根据这个地址输出相应的波形数据。最后经D/A转换器和低通滤波器将波形数据转换成所需要的模拟波形。相位累加器在基准时钟的作用下，进行线性相位累加，当相位累加器加满时就会产生一次溢出，这样就完成了一个周期，该周期就是DDS信号的频率周期。其主要关系式为：输出频率：错误!未找到引用源。（1-5）频率分辨率：错误!未找到引用源。（1-6）相位增量：错误!未找到引用源。（1-7）其中：K为频率控制字，N为相位累加器位数，fclk为时钟频率。尽管DDS技术有很多优点，但它也并不十分完美。其主要不足是合成信号的频率较低、频谱不纯[6]。1.3.4混合式频率合成技术PLL技术具有高频率、宽带、频谱质量好等优点，但其频率转换速度低。DDS技术则具有高速频