AMBA-AXI4-协议---与非网---EEFOCUS中国领先的电子技-…

AMBAAXI4协议何宾2012.02本章内容AMBAAXI4协议是由Xilinx公司和ARM公司制定的用于SOC内IP互联的规范。本章详细介绍了AXI4规范。主要内容包括AXI概述、AXI4功能、AXI4-Lite功能和AXI4-Stream功能等。其中AXI4功能、AXI4-Lite功能和AXI4-Stream功能是本章的重点内容，也是构成AXI4协议的主要部分。AXI概述Xilinx同ARM密切合作，共同为基于FPGA的高性能系统和设计定义了AXI4规范。并且在其新一代可编程门阵列芯片上采用了高级可扩展接口（AdvancedeXtensibleInterface,AXI）协议。AXI总线是ARM高级微控制器总线结构(AdvancedMicrocontrollerBusArchitecture,AMBA)的一部分。AXI总线的第一个版本包含在AMBA3.0（2003年发布）中，AXI总线的第二个版本AXI4包含在AMBA4.0（2010年发布）中。AXI概述最新一代的AMBA接口的目标是：（1）适合于高带宽和低延迟设计；（2）在不使用复杂的桥接方式下，允许更高频率的操作；（3）满足普遍情况下的元件接口要求；（4）适用于高初始访问延迟的存储器控制器；（5）为互联结构的实现提供了灵活性；（6）与已有的AHB和APB接口向下兼容。AXI概述AXI协议的关键特性表现在以下几个方面：（1）独立的地址/控制和数据阶段；（2）使用字节选通，支持非对齐的数据传输；（3）只有开始地址的猝发交易；（4）独立的读和写数据通道，可以使能低成本的直接存储器访问DMA传输；（5）能发出多个未解决的地址；（6）完成无序交易；（7）容易添加寄存器切片，满足时序收敛要求；AXI概述--AXI协议的优势1．提供了更高的生产率，主要体现在以下几个方面：（1）将多种不同的接口整合到一个接口（AXI4）中，因此用户仅需了解单个系列的接口；（2）简化了不同领域IP的集成，并使自身或第三方合作伙伴IP的开发工作更简单易行；（3）由于AXI4IP已为实现最高性能、最大吞吐量以及最低时延进行了优化，从而使设计工作进一步获得简化；AXI概述2．提供了更大的灵活性，主要体现在以下几个方面：（1）支持嵌入式、DSP及逻辑版本用户；（2）调节互连机制，满足系统要求：性能、面积及功耗；（3）帮助设计者在目标市场中构建最具号召力的产品；AXI概述3．提供了广泛的IP可用性（1）第三方IP和EDA厂商普遍采用开放式AXI4标准，从而使该接口获得了更广泛的应用。（2）基于AXI4的目标设计平台可加速嵌入式处理、DSP以及连接功能设计开发。AXI4功能AXI4协议基于猝发式传输机制。在地址通道上，每个交易有地址和控制信息，这些信息描述了需要传输的数据性质。在主设备和从设备之间所传输的数据分别使用到从设备的写数据通道和到主设备的读数据通道。在从主设备到从设备的写数据交易中，AXI有一个额外的写响应通道，从设备通过该通道向主设备发出信号表示完成写交易。AXI4功能所有的AXI4包含了5个不同的通道：（1）读地址通道（Readaddresschannel,AR)；（2）写地址通道(Writeaddresschannel,AW)；（3）读数据通道(Readdatachannel,R)；(4)写数据通道(Writedatachannel,W)；(5)写响应通道(Writeresponsechannel,B)；AXI4功能每个通道由一个信号集构成，并且使用双向的VALID和READY握手信号机制。信息源使用VALID信号，表示在通道上存在可用的有效数据或者控制信息；而信息接收源使用READY信号，表示可以接收数据。读数据通道和写数据通道也包含LAST信号，该信号用来表示在一个交易发生时，最后一个传输的数据项。AXI4功能图2.1给出了AXI4使用读地址和读数据通道的读交易。图2.2给出了AXI4使用写地址和写数据通道的写交易主接口地址和控制读数据读数据读数据读数据从接口读地址通道读数据通道图2.1读通道结构AXI4功能写响应通道主接口地址和控制写数据写数据写数据写数据从接口写地址通道写数据通道图2.2写通道结构写响应AXI4全局信号信号源描述ACLK时钟源全局时钟信号。所有的信号在全局时钟的上升沿采样。ARESETn复位源全局复位信号。该信号低有效。低功耗接口信号信号源描述CSYSREQ时钟控制器系统低功耗请求。这个信号来自系统时钟控制器使外设进入低功耗状态CSYSACK外设低功耗请求响应信号。这个信号来自系统低功耗请求外设的响应信号CACTIVE外设时钟活动。该信号表示外设是否要求它的时钟信号。1=要求外设时钟。AXI4通道及信号读和写交易有各自的地址通道。地址通道上给出交易所要求的地址和控制信息。AXI4读和写地址通道包括下面的机制：（1）可变长度的猝发操作，每次猝发操作包含1-256数据；（2）提供服务质量（QoS）信号（3）支持多个区域接口；（4）猝发传输不能超过4k边界；（5）包裹、递增和非递增猝发；（6）使用互斥和锁的原子操作；（7）系统级缓存和缓冲控制；（8）安全和特权访问。AXI4通道及信号--读和写地址通道（写地址）信号名源描述AWID[3：0]主写地址ID。这个信号用于写地址信号组的标记。AWADDR[31:0]主写地址。写地址信号给出写猝发交易的第一个传输地址。相关的控制信号线用于确定猝发中剩余传输的地址。AWLEN[7:0]主猝发长度。给出猝发中准确的传输个数。该信息给出了和地址相关的数据传输数量。AWSIZE[2:0]主猝发大小。这个信号确定猝发中每个传输的大小。字节通道选通用来说明需要更新的字节通道。AWBURST[1:0]主猝发类型。该信息与大小信息一起，表示在猝发过程中，地址如何用于每个传输。AWLOCK主锁类型。这个信号提供了关于传输原子特性的额外信息（普通或互斥访问）AWCACHE[3:0]主缓存类型。这个信号表示可缓冲、可缓存、写通过、写回和分配交易属性。AWPROT[2:0]主保护类型。这个信号表示交易的普通、特权、或安全保护级，以及交易是数据访问还是指令访问。AWVALID主写地址有效。这个信号表示写地址有效和控制信息是可用的。该信号一直保持有效，直到响应信号AWREADY为高。AWREADY从写地址准备。这个信号表示从设备准备接受地址和相关的控制信号。AWQOS[3:0]主用于每个写交易的地址通道上的4位QoS标识符（可作为优先级标志）AWREGION[3:0]主用于每个写交易的地址通道上的域标识符。AXI4通道及信号--读和写地址通道（读地址）信号名源描述ARID[3：0]主读地址ID。这个信号用于读地址信号组的标记。ARADDR[31:0]主读地址。读地址信号给出读猝发交易的第一个传输地址。只提供猝发的开始地址和给出控制信号，详细描述了在猝发的剩余传输中如何计算地址。ARLEN[7:0]主猝发长度。给出猝发中准确的传输个数。该信息给出了和地址相关的数据传输数量。ARSIZE[2:0]主猝发大小。这个信号确定猝发中每个传输的大小。字节通道选通用来指示需要更新的字节通道。ARBURST[1:0]主猝发类型。该信息与大小信息一起，用于在猝发过程中，地址如何用于每个传输。ARLOCK主锁类型。这个信号提供了关于传输原子特性的额外信息（普通或互斥访问）ARCACHE[3:0]主缓存类型。这个信号提供可缓存传输属性。ARPROT[2:0]主保护类型。这个信号提供用于传输的保护单元信息。ARVALID主读地址有效。这个信号表示读地址有效和控制信息是可用的。该信号一直保持有效，直到响应信号ARREADY为高。ARREADY从读地址准备。这个信号表示从设备准备接受地址和相关的控制信号。ARQOS[3:0]主用于每个读交易的地址通道上的4位QoS标识符（可作为优先级标志）ARREGION[3:0]主用于每个读交易的地址通道上的域标识符。AXI4通道及信号--读数据通道读数据通道传送所有来自从设备到主设备的读数据及读相应信息。表2.5给出了读数据通道信号及其信号定义。读数据通道包括：(1)数据总线宽度：8、16、32、64、128、256、512和1024位宽度；(2)读响应表示读交易完成的状态AXI4通道及信号--读数据通道信号名源描述RID[3:0]从读ID标记。这个信号是读数据信号组标记。由从设备产生RID，RID必须和读交易中的ARID值匹配。RDATA[31:0]从读数据。读数据总线可以是8,16,32,64,128,256,512或者1024位宽度。RRESP[1:0]从读响应。这个信号表示读传输的状态。可允许的相应为OKAY,EXOKAY,SLVERR和DECERR.RLAST从读最后一个。表示读猝发中的最后一个传输。RVALID从读有效。这个信号表示所要求的读数据是可用的，能完成读传输。RREADY主读准备。这个信号表示主设备能接受读数据和响应信息。AXI4通道及信号--写数据通道写数据通道传送所有从主设备到从设备的写数据。表2.6给出了写数据通道信号及信号定义。写数据通道包括：(1)数据总线宽度：8、16、32、64、128、256、512和1024位宽度；(2)每8位有一个字节通道选通，用来表示数据总线上的哪个字节是有效的；AXI4通道及信号--写数据通道信号名源描述WDATA[31:0]主写数据。写数据总线可以是8,16,32,64,128,256,512或者1024位宽度。WSTRB[3:0]主写选通。用于表示更新存储器的字节通道。对于数据总线的每8位有一个写选通。WLAST主写最后一个。表示写猝发中的最后一个传输。WVALID主写有效。这个信号表示所要求的写有效的写数据和选通是可用的。WREADY从写准备。这个信号表示从设备能接受写数据。AXI4通道及信号--写响应通道写响应通道提供了一种方法，用于从设备响应写交易。所有的写信号使用完成信号。每个响应用于一次猝发的完成，而不是用于每个交易的数据。读交易和写交易可以通过下面的交易例子进行说明：1）读猝发交易2）重叠猝发交易3）写猝发交易AXI4通道及信号--写响应通道信号名源描述BID[3:0]从响应ID.写响应识别标记。BID值必须匹配写交易的AWID值。BRESP[1:0]从写响应。这个信号表示写交易的状态。可允许的相应为OKAY,EXOKAY,SLVERR和DECERR.BVALID从写响应有效。这个信号表示所要求的有效写响应是可用的。BREADY主响应准备。这个信号表示主设备可以接受响应信息。AXI4通道及信号--写响应通道图2.3给出了读猝发交易过程中典型信号的交互过程。图2.3读猝发交易过程中典型信号的交互过程AXI4通道及信号--写响应通道图2.4给出了写交易过程中典型信号的交互过程。图2.4写猝发交易过程中典型信号的交互过程AXI4交易通道的握手信号关系为了避免死锁条件，必须考虑握手信号之间存在的依赖关系。在任何交易中：(1)AXI互联中的VALID信号不依赖于交易中其它元件的READY信号；(2)READY信号能等待VALID信号的确认；AXI4交易通道的握手信号关系--AXI4读交易的握手信号关系•图2.5给出了读交易中握手之间的依赖关系。图2.5读交易中的握手之间的依赖关系AXI4交易通道的握手信号关系--AXI4读交易的握手信号关系在读交易中：(1)在确认ARREADY信号前，从设备能等待确认ARVALID信号；(2)在从设备通过确认RVALID信号开始返回数据前，必须等待确认所有的ARVALID和ARREADY信号；AXI4交易通道的握手信号关系--AXI4写交易的握手信号关系•图2.6给出了写交易中握手之间的依赖关系。图2.6写交易中的握手之间的依赖关系AXI4交易通道的握手信号关系--AXI4写交易的握手信号关系在写交易中：(1)在确认AWVALID和WVALID信号前，主设备不需要等待从设备确认AWREADY或者WREADY信号；(2)在确认AWREAD