FPGA(XC5V)引脚分配及功能

在我们“动态频谱资源共享宽带无线通信系统”项目中，使用的FPGA芯片是Xilinx公司的XC5VSX95T-FF1136C，该芯片是Virtex-5SXT系列的一款芯片，FF代表芯片的封装形式是Flip-chipFine-pitchBGA(引脚之间的间距是1.00mm)，1136表示该芯片有1136个引脚。芯片大小是35*35(mm2)，芯片引脚分布框图如图1所示。图1XC5VSX95T-FF1136C的引脚分布图从图1我们可知，芯片的引脚由34行和34列组成，34*34=1156，但是有20个行列交叉点没有作为引脚（比如A1、AP4），所以该芯片总的引脚数为1156-20=1136。GPIO(640)在所有引脚中数目最多的是GPIO引脚，总共有640个，由于GPIO引脚采用差分形式传输信号，所以最多可以同时传输320个不同的输入输出信号。图1中白色圆圈表示的就是GPIO引脚（比如G5、AC8）。有些GPIO引脚是多功能引脚，也就是说这些引脚除了可以作为数据输入输出，还可以作为其他用途，比如可以在SelectMAP模式配置为数据输入引脚（D27）的G22，可以作为外部门限电压引脚（VREF）的A28。640个GPIO引脚被分为18组（BANK），其中BANK1、BANK2、BANK3、BANK4为20个引脚，即20*4=80，另外BANK5、BANK6、BANK11、BANK12、BANK13、BANK15、BANK17、BANK18、BANK19、BANK20、BANK21、BANK22、BANK23、BANK25为40个引脚，即40*14=560。GPIO的分组如图2所示。图2XC5VSX95T-FF1136C的GPIO引脚分组图BANK0(27)此外，还有一个分组叫BANK0，该分组是专用配置分组（DedicatedConfigurationBank）。该分组有27个引脚，其中两个保留引脚（RSVD），6个引脚用于DedicatedSystemMonitor，剩余19个引脚用于其他专用配置。这27个引脚功能如下:RSVD（两个）：Reserved，保留引脚，必须接地。AVDD_0：SystemMonitor的ADC的模拟正电压。AVSS_0：SystemMonitor的ADC的模拟参考地。VP_0：输入引脚，SystemMonitor的专用差分模拟输入正（P）端。VN_0：输入引脚，SystemMonitor的专用差分模拟输入负（N）端。VREFP_0：ExternalSystemMonitor2.5Vpositivereferencevoltage.VREFN_0：ExternalSystemMonitor2.5Vgroundreferencevoltage.CCLK_0：Configurationclock，当处于主模式时为输入输出引脚，当处于从模式时为输入引脚。CS_B_0：输入引脚，当SelectMAP模式时，这是低有效的片选信号。D_IN_0：输入引脚，在bit-serial模式，该引脚是单信号输入。DONE_0：输入/输出引脚，该引脚是双向引脚。作为输出时，该引脚指示配置已经完成。作为输入时，低电平的DONE信号将延迟start-up序列。D_OUT_BUSY_0：输出引脚，在SelectMAP模式，BUSY控制配置数据下载时的速率；在bit-serial模式，DOUT为菊花链中的down-stream器件提供前缀和配置数据。HSWAPEN_0：输入引脚，在配置期间，使能GPIO上拉。INIT_B_0：双向引脚（开漏），当处于低电平是该引脚指示配置存储器正在被清除。当该引脚被保持为低，开始配置将被延迟。当处于配置期间，输出低电平指示配置数据发生错误。M0_0,M1_0,M2_0：输入引脚，配置模式选择。PROGRAM_B：输入引脚，配置逻辑的低有效异步复位，该引脚需要一个永久的弱上拉电阻。RDWR_B_0：输入引脚，在SelectMAP模式，该引脚是低有效的写使能信号。TCK_0：输入引脚，边界扫描时钟。TDI_0：输入引脚，边界扫描数据输入。TDO_0：输出引脚，边界扫描数据输出。TMS_0：输入引脚，边界扫描模式选择。（这四个引脚用于JTAG）DXP_0,DXN_0：温度感应二极管引脚（阳极：DXP，阴极：DXN）。VBATT：Decryptorkeymemorybackupsupply，这个引脚必须接VCC或者接地。各BANK的供电引脚(52)由前面两个部分，我们知道XC5VSX95T-FF1136C有一个分组（BANK0）作为专用配置引脚，有18个分组作为GPIO引脚（其中BANK1、BANK2、BANK3、BANK4为20个引脚，其余14个分组为40个引脚）。我们为每个BANK还要分配供电引脚，其中为BANK0、BANK1、BANK2、BANK3、BANK4各分配2个供电引脚，命名为VCCO_0、VCCO_1、VCCO_2、VCCO_3、VCCO_4。为剩余的14个BANK各分配3个供电引脚，命名规则和前面一致。综上，供电引脚总数为5*2+14*3=52。RocketIOGTPTransceiverPins(130)Virtex-5系列芯片引脚中有一部分用于高速串行传输，这些引脚称为RocketIO收发器引脚。在我们的芯片XC5VSX95T-FF1136C中，使用的GTP形式。在XC5VSX95T中,提供了16个高效的RocketI/OGTP收发器。每两个GTP收发器组成一个GTP_DUAL，它们共享一个PLL（锁相环），从而减少了资源占用的面积和功耗。因此XC5VSX95T中共有8个GTP_DUAL，分别命名为GTP_DUAL_112、GTP_DUAL_114、GTP_DUAL_116、GTP_DUAL_118、GTP_DUAL_120、GTP_DUAL_122、GTP_DUAL_124、GTP_DUAL_126。如图3所示为一个GTP_DUAL的组成结构。从图中可以看到，两个GTP收发器分别具有各自的收发通道，其传输速率可以达到100Mbps~3.75Gbps，并且收发信号的电平标准为CML(CurrentModeLogic)。为了节省资源，两个GTP收发器共享许多重要的资源，其中包括：高速串行时钟(Clocking)、复位控制(ResetControl)、电源控制(PowerControl)和动态重配置(DRP)等。图3GTP_DUAL结构图GTP收发器与板级连接的管脚有：MGTAVCC：用于GTP_DUAL内部的模拟电路供电；MGTAVCCPLL：用于GTP_DUAL共享的PLL和时钟网络的模拟供电；MGTAVTTTX：用于发送端驱动电路的模拟供电；MGTAVTTRX：用于接收端电路的模拟供电；MGTAVTTRXC：用于电阻校准和备用电路的模拟供电；MGTRREF：参考电阻的输入管脚；MGTREFCLKP/MGTREFCLKN：差分时钟的输入管脚；MGTRXP0/N0和MGTRXP1/N1：GTP0和GTP1的差分接收管脚；MGTTXP0/N0和MGTTXP1/N1：GTP0和GTP1的差分发送管脚。对于每个GTP_DUAL，都有MGTRXP0和MGTRXN0作为GTP0的差分接收管脚，MGTRXP1和MGTRXN1作为GTP1的差分接收管脚，MGTTXP0和MGTTXN0作为GTP0的差分发送管脚，MGTTXP1和MGTTXN1作为GTP1的差分发送管脚。总之，每个GTP_DUAL有8个引脚用于差分发送或接收。对于每个GTP_DUAL，都有两个MGTAVCC引脚用于GTP_DUAL内部的模拟电路供电，两个MGTAVTTTX引脚用于发送端驱动电路的模拟供电，一个MGTAVTTRX引脚用于接收端电路的模拟供电，一个MGTAVCCPLL引脚用于GTP_DUAL共享的PLL和时钟网络的模拟供电，MGTREFCLKP和MGTREFCLKN引脚用于差分时钟的输入管脚。总之，每个GTP_DUAL有8个引脚用于各部分功能模块的供电或作为差分时钟。此外，对于GTP_DUAL_112还有一个MGTRREF_112引脚作为参考电阻的输入管脚。还有一个MGTAVTTRXC引脚用于内部精确电阻校准。因此，用于RocketIOGTP收发器的引脚总共有(8+8)*8+1+1=130个。图3中⑥表示RocketIOGTP收发器的发送模块，⑦表示RocketIOGTP收发器的接收模块。其中PMA表示以太网物理层的物理介质接驳（PhysicalMediumAttachment）子层，PCS表示以太网物理层的物理编码子层（PhysicalCodingSublayer），该子层一般采用8B/10B编解码。图4和图5分别是RocketIOGTP收发器的TX和RX模块的原理框图。更多RocketIOGTPTransceiver知识可参考Virtex-5FPGARocketIOGTPTransceiverUserGuide。图4RocketIOGTP发送框图图5RocketIOGTP接收框图其他(287)除了上述的引脚之外，还有一些引脚做其他用途。GND：接地引脚，比如引脚B1、R2就是GND引脚。在我们使用的FPGA芯片XC5VSX95T-FF1136C总共有219个GND引脚。VCCAUX：用于辅助电路供电，比如M11、AC12就是VCCAUX引脚。在我们使用的FPGA芯片XC5VSX95T-FF1136C总共有12个VCCAUX引脚。VCCINT：用于FPGA内部的IPcore逻辑的供电，比如N12、AA16就是VCCINT引脚。在我们使用的FPGA芯片XC5VSX95T-FF1136C总共有54个VCCINT引脚。FLOAT：浮空，该引脚不能连接到电路板。该引脚只有一个，引脚号为U4。NC：NoConnect，不连。该引脚也只有一个，引脚号位U5。因此，其他引脚总数为219+12+54+1+1=287。综上所述，GPIO、BANK0、各BANK的供电引脚、GTP引脚和其他引脚的总数为640+27+52+130+287=1136，正好是XC5VSX95T-FF1136C的引脚总数。Reference：[1]Virtex-5FPGAPackagingandPinoutSpecification_v4.7[2]Virtex-5FPGARocketIOGTPTransceiverUserGuide_v1.4[3]RocketIOGTP收发器的外围硬件设计康琼,许月圆,刘书明西安电子科技大学航空兵器Apr.2009No.235~38