FPGA技术课程设计-数字式竞赛抢答器终稿

西南科技大学《FPGA技术》课程设计报告设计名称：数字式竞赛抢答器姓名：学号:专业班级通信1301教师：徐锋西南科技大学信息工程学院制设计任务书设计名称：数字式竞赛抢答器组长姓名：组员姓名（其他5人）：课题总设计要求：设计题目的要求：（1）设计一个可容纳3组参赛的数字式抢答器，每组设一个按钮，供抢答使用。（2）抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。（3）设置一个主持人“复位”按钮。（4）主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，有指示灯显示抢答组别，扬声器发出1~2秒的音响。（5）设置一个计分电路，每组开始预置100分，由主持人记分，答对一次10分，答错一次减10分。组员（姓名）张涛的设计要求（由组长提供给组员）：主要任务：设计抢答鉴别锁存模块输入端口：group1,group2,group3,reset.输出端口：group[2:0]功能描述：reset为主持人复位信号（开始抢答信号），当reset有一个低电平到来时（下降沿），该模块开始锁存输入端口的信号，当其中有一个发生变化时，将输入封锁。然后将锁存到的信号按下列真值表输出：锁存信号输出信号group1group2group3group[1]group[2]011011001011011当信号还没有被锁存时，group输出为00。组员（姓名）曾雪的设计要求：主要任务：组别译码提醒模块输入信号：group[2:0]，clk输出信号：warn,light[2:0]功能描述：模块用于控制蜂鸣器及三个LED灯，其中warn控制蜂鸣器，light控制组别信号灯。当出现group信号从00变化到其它后，蜂鸣器发出1~2s声响，频率由表示已经抢答到，对应抢答到组别的LED灯亮。组员（姓名）李明亮的设计要求:主要任务：计分模块输入端口：group[2:0],right,wrong输出端口：score1[7:0],score2[7:0],score3[7:0]功能描述：该模块用于对各个组进行计分，并将结果输出。当right每来一个下降沿触发对应组别加分功能，当wrong每来一个下降沿触发对应组别扣分功能。其中加分功能和扣分功能有其他组员提供函数。score1,score2,score3分别对应于组别1，组别2，组别3的计分结果。由于只需考虑十位和百位，所以只需要8位的二进制数，其中score的高4位表示得分的百位，低四位表示得分的十位数字。组员（姓名）王翔的设计要求:主要任务：组别分数动态扫描显示模块输入端口：score1[7:0],score2[7:0],score3[7:0],group[2:0]输出端口：wei[7:0],duan[6:0]功能描述：该模块主要实现对分数，抢答到的组别的动态扫描，将它们动态显示在数码数码管上。其中score1，score2，score3分别表示当前得分，wei[7:0]和duan[6:0]分别表示位选和段选信号，clk为扫描时钟。组员（姓名）林静的设计要求:主要任务：编写2个函数，分别实现计数模块加分功能，扣分功能。并在一个模块进行仿真测试函数功能，直到正确。add:其参数为当前分数，实现对参数的加分功能，每次加分为10分，并以八位二进制储存百位和十位，其中高四位表示得分百位上的数字，低四位表示十位上的数字。reduce:实现对参数的加分功能，每次扣分为10分，其他相同。2015年4月20日一．设计步骤1、设计准备：根据设计需求，分析整个系统功能及设计任务，可知，系统需要四个模块来实现其功能。分别为：设计抢答鉴别锁存模块、组别译码抢答模块、计分模块、组别分数动态扫描模块。初步选定设计方案，然后根据功能分配任务。2、设计输入：（1）设计编写抢答锁存模块代码。（2）设计编写组别译码模块。（3）设计编写计分模块（4）设计动态扫描模块（5）将以上四个模块组合，设计出这四个模块的顶层模块。（6）加上消抖模块3、功能仿真：在每个模块设计完成后，对该模块设计仿真波形，进行仿真。4、引脚约束：根据功能设计及FPGA外围电路设计，对引脚进行约束。二．设计整体流程图三．设计方案（可包含主控制电路状态转换图）1、FPGA的具体模块电路连接组合如下图所示：2、各个模块的功能及设计方案;加减分抢答信号抢答按钮主持人控制开关分组LED灯FPGA数码显示分数蜂鸣器响起复位Group[1:0]Cllkwrongright抢答锁存模块组别译码提醒模块计分模块组别分数动态扫描显示模块Light[2:0]Score[7:0]【[[[[[[【&：0】(1)抢答锁存鉴别模块功能：reset为主持人复位信号（开始抢答信号），当reset有一个低电平到来时（下降沿），该模块开始锁存输入端口的信号，当其中有一个发生变化时，将输入封锁。然后将锁存到的信号按真值表输出。（2）组别译码提醒模块功能：模块用于控制蜂鸣器及三个LED灯，其中beep控制蜂鸣器，light控制组别信号灯。当出现group信号从00变化到其它后，蜂鸣器发出1~2s声响，表示已经抢答到，对应抢答到组别的LED灯亮。（3）计分模块功能：该模块用于对各个组进行计分，并将结果输出。当right每来一个下降沿触发对应组别加分功能，当wrong每来一个下降沿触发对应组别扣分功能。。score1,score2,score3分别对应于组别1，组别2，组别3的计分结果。由于只需考虑十位和百位，所以只需要8位的二进制数，其中score的高4位表示得分的百位，低四位表示得分的十位数字。（4）计分模块的加分，扣分函数设计：Add：其参数为当前分数，实现对参数的加分功能，每次加分为10分，并以八位二进制储存百位和十位，其中高四位表示得分百位上的数字，低四位表示十位上的数字。reduce:实现对参数的加分功能，每次扣分为10分，其他相同。（5）动态扫描组别分数显示模块功能：该模块主要实现对分数，抢答到的组别的动态扫描，将它们动态显示在数码数码管上。其中score1，score2，score3分别表示当前得分，wei[7:0]和duan[6:0]分别表示位选和段选信号.（6）前4个模块的组合设计思路：根据设计方案具体的模块连接，如1中图所示，设计顶层模块。输入：总共3个按键输入信号，一个时钟输入信号输出：一个控制组别灯的信号，一个数码管断选和一个位选信号。具体设计如下：四.顶层及各自模块波形图仿真分析1、鉴别锁存模块波形设计：分析：开始时，group输出为00，当reset复位后，key[2]出现一低电平（第三组按下），group输出11，当接着key[1]按下，group输出不变，当再来了一个reset信号后，key又有效了，后面的也是如此。显然实现了抢答鉴别锁存功能。2、组别译码提醒模块：分析：当group由00变化到01，10,11，时显然light对应真值表变化。而Warn开始以时钟周期一半的频率变化，由于需要在50个时钟周期才能停止变化，所以为了更完整的验证light信号的变化，设计group的变化时没有根据实际时间来变化。3、计分模块：（1）分析：score表示分数百位和十位。开始时，初始分数为100分，当group为10时，right来了一个低脉冲后，score2变为了8’h11;当group为01时，right来了一个低脉冲后，score1变为了8’h11;当group为11时，wrong来了一个低脉冲后，score3变为8’h09;再对其他分析，显然实现了功能。（2）该模块调用的加分，扣分函数的测试波形及分分析Add：Reduce:分析：这两个函数都用时钟信号（作为测试的辅助信号）对其测试，可以看到，add中实现了每次加1的功能，（由于百位和十位，相当于加了10），reduce实现了减一的功能。4、动态扫描模块：分析：每来一个时钟信号，位选按次序变化一次，断选信号变化一次，对应于该位所显示的分数的数码管控制数值。比如：第三位对应于用于控制score2百位，被选中时，score3位8’h30，显然对应断选输出8’h06;其他位置可的同样验证。5、次顶层模块分析：复位信号后，当key[0]出现一个脉冲，light变为3’h1.Warn开始以时钟频率的一半变化。显然实现了模块1和模块2的功能。每来一个时钟信号，位选按次序变化一次，断选信号变化一次，对应于该位所显示的分数的数码管控制数值。开始时，由于每人开始都是100分，段选百位和十位应显示1和0，对应断选信号为7’h01,7’h4f;第八位用于显示抢答到的组数，当第八位位选打开时，对应断选输出为7’h4f,恰好对应于所选组数第一组。当来了一个right低脉冲后，位选第一位，第二位打开时（控制score1百位和十位），断选信号输出7’h4f,7’h4f，对应于110分，显然实现了加分功能和动态扫描功能。同样可以验证减分功能的真确性。五．体会本次课程设计是一次对前段时间学习的考验与检测，通过这次对一个比较完整数字系统的设计，从最初的完全迷茫，到后来的题目选定，在到任务分配，与同学一起讨论，查阅资料，解决遇到的问题，我真真切切地感受到了设计中的快乐与辛酸。有时候遇到了一个很简单的错误，却要找很久才能解决。有时候甚至苦恼，发怒。但是最欣喜的时刻莫过于当绿色的波形在眼前出现的那刻，那是一份努力的结果，每每都让我感到了小小的兴奋。设计过程，我发现了很多以前没有注意到的问题，比如，同一个变量不能在两个always语句中进行赋值，尽管没有语法错误，但是在综合的时候会报错。再比如，所有的输入都应该是wire型变量，所以在例化时，中间变量都要设置成线网型的。再比如，在调用函数时，不能把输入直接作为参数传递。多少天的屏幕守候，多少个夜晚的挑灯夜战，当时间的记忆写满辛酸的汗水，我想我收获了艳阳下最丰硕的果实。六．程序源码(1)抢答锁存鉴别模块modulesnatch(key,reset,group);input[2:0]key;inputreset;outputreg[1:0]group;regq;wireqiang,clk;assignqiang=(key[0]&key[1]&key[2]);assignclk=(qiang||q);always@(negedgeclkornegedgereset)if(!reset)beginq=0;endelseq=!q;always@(negedgeclk)begincase(key)3'b110:group=2'b01;3'b101:group=2'b10;3'b011:group=2'b11;default:group=2'b00;endcaseendendmodule（2）组别译码提醒模块modulewarning(clk,group,light,warn);inputclk;input[1:0]group;outputreg[2:0]light;outputregwarn;regena;reg[5:0]cnt;initialbeginwarn=1'b1;cnt=6'b0;endalways@(posedgeclk)beginif(ena)begincnt=cnt+1'b1;if(cnt==6'b1111111)ena=1'b0;endendalways@(group)begincase(group)2'b00:light=2'b000;2'b01:light=2'b001;2'b10:light=2'b010;2'b11:light=2'b100;endcaseif(group!=00)beginena=1'b1;endendalways@(cnt)warn=warn+1'b1;endmodule（3）计分模块modulecont(group,score1,score2,score3,right,wrong);inputright,wrong;input[1:0]group;outputreg[7:0]score1,score2,score3;reg[7:0]s1,s2,s3;in