数字电子技术-第六章-组合逻辑电路

第6章组合逻辑电路6.2组合逻辑电路的分析与设计6.3典型的组合逻辑集成电路6.1概述6.4组合逻辑电路中的竞争冒险学习要点：•组合逻辑电路的分析•组合逻辑电路的设计•典型组合逻辑电路的功能•典型组合逻辑电路的应用6.1概述组合逻辑电路：在任意时刻电路的输出仅取决于该时刻的输入，而与电路原来所处的状态无关。无记忆，无反馈。在数字系统中，根据逻辑功能特点的不同，数字电路可分为组合逻辑电路和时序逻辑电路两大类。电路特点：x1x2xnF1F2Fm……组合逻辑电路输入输出),,3,2,1(),,,(21mixxxfFnii即任意一个输出端的输出与该时刻所有输入端的逻辑取值有关。图中第i个输出与输入逻辑变量的关系可用如下逻辑函数来描述：x1x2xnF1F2Fm……组合逻辑电路输入输出6.2组合逻辑电路的分析与设计6.2.1组合逻辑电路的分析方法6.2.2组合逻辑电路的设计方法一般分析步骤：（1）根据给定的逻辑电路写出逻辑函数表达式。（2）化简和变换逻辑表达式（3）列出真值表。（4）分析得出电路的逻辑功能。--借助于逻辑函数、真值表等找出给定电路的输入输出之间的关系进而知道电路所实现的逻辑功能。6.2.1组合逻辑电路的分析方法例逻辑电路如图所示，试分析其逻辑功能。解：（1）从输入端依次写出：AF&&&BCF1F2（2）列出真值表。ABCF00000010010001101000101111011111（3）由真值表可以看出该电路可以实现四舍五入的判别，当输入的二进制码大于等于5时，输出为1，而小于5时输出为0。6.2.2组合逻辑电路的设计方法根据给定的逻辑功能要求，设计出能实现这个功能要求的逻辑电路。实现的电路要最简，即所用器件品种最少、数量最少、连线最少。要求：（1）根据设计要求确定输入输出变量并写出真值表。（2）由真值表写出逻辑函数表达式并化简或转换。（3）选用合适的器件画出逻辑图。一般设计步骤：例设计一个交通灯故障自动检测器，以实现红、黄、绿三种灯的远程监控，要求用与非门实现。只要两种灯亮便为有故障。解：（1）逻辑赋值。红、黄、绿三种灯分别用变量A、B、C表示，灯亮为1，不亮为0。用变量F表示，正常为1，有故障为0。输入：输出：真值表ABCF00000011010101101001101011001110变换成与非式CBACBACBACBACBACBAF（2）由真值表写出逻辑表达式。CBACBACBAFABCF00000011010101101001101011001110（3）画出逻辑图。CBACBACBACBACBACBAF&&&&ABCF典型的组合逻辑集成电路6.3编码器6.4译码器6.5数据分配器和数据选择器6.6加法器和数值比较器编码：6.3编码器用二进制代码表示数字、符号或某种信息的过程。编码器：能实现编码功能的逻辑电路。编码器分类：一般可以分为普通编码和优先编码。按编码形式分可以分为而二进制编码和BCD编码。按编码器编码输出位数可分为4-2线编码器、8-3线编码器和19-4线编码器。1．编码器工作原理二进制编码器I0I1I2n-1Y0Y1Yn-1……输入输出即在某一时刻电路只把一个输入信号转换为n位二进制代码。例：4线-2线编码器--把4个输入信号编成对应的2位二进制代码输出的编码电路。设输入4个分别为I0～I3，高电平有效；输出为Y1Y0两位二进制代码。输入输出I3I2I1I0Y1Y0000100001001010010100011真值表：解：注意：编码器在任一时刻只能对一个输入信号进行编码。输出表达式012301231IIIIIIIIY012301230IIIIIIIIY根据表达式：如果某一时刻，有两个输入端如I1、I2同时为1时，输出Y1Y0为00；而输出Y1Y0为00本应表示信号I0，所以以上输出就是错误输出。为避免此问题，可设定输入信号的优先级，即优先编码器。2.优先编码器►上述机械式按键编码电路虽然比较简单，但当同时按下两个或更多按键时，其输出是错误的。在数字电路中，特别是在计算机系统当中，常常要控制几个工作对象。因此必须先根据轻重缓急，规定好这些控制对象允许操作的先后顺序，即优先级别。识别这类请求信号的优先级别并进行编码的逻辑部件称为优先编码器。4线-2线优先编码器真值表输入输出I3I2I1I0Y1Y0000100001×0101××101×××11表达式分析表中I0-I3的优先级别。例如对于I0，只有当I1、I2、I3均为0，即无有效点评输入，且I0为1时，输出为00。对于I3，无论其他3个输入是否为有效点评输入，输出均为11。由此可知，I3的优先级别高于I0的优先级别，且这4个输入的优先级别的高低依次为：I3、I2、I1、I0。此时输入I1、I2即使同时为1，输出仍然表示对优先级高的I2的编码。优先编码器实质就是对优先级最高的一个输入信号进行编码避免了输出紊乱。除了二进制编码器，常用的还有二-十进制编码器，也称为BCD码编码器，就是把0～9十个十进制数码编成BCD代码，其工作原理与二进制编码器相同。3．集成编码器16151413121110912345678GNDUCCEOGSEI2Y1Y0Y0I1I2I3I4I5I6I7I15141312111091234567EOGSEI2Y1Y0Y0I1I2I3I4I5I6I7I74LS14874LS148（a）引脚图（b）示意图74LS148（74HC148）为TTL（CMOS）8线-3线优先编码器，两者电性能参数不同，但逻辑功能相同。输出端，变量上的非号表示输出为反码形式。～0I7I～～为输入端，变量上的非号表示低电平有效，7I优先级最高；012YYY三个控制端：EI为输入使能端，低电平有效；为输出使能端；只有在EI为0，且所有输入端都为1时，输出为0。它可与另一片同样器件的EI连接，以便组成更多优先编码器。CS为扩展输出端。15141312111091234567EOGSEI2Y1Y0Y0I1I2I3I4I5I6I7I74LS148EO74LS148功能表输入输出EII7I6I5I4I3I2I1I0Y2Y1Y0EOCS1××××××××111110111111111110100×××××××00010010××××××001100110×××××0101001110××××01110011110×××100100111110××1011001111110×1101001111111011110例用74LS148和逻辑门电路实现16线-4线优先编码器。解：74LS148为8个输入，现要对16个输入进行编码，因此至少要用两片74LS148，根据功能表画出逻辑图。EOGSEI2Y1Y0Y0I1I2I3I4I5I6I7I74LS148（1）EOGSEI2Y1Y0Y0I1I2I3I4I5I6I7I74LS148（0）&&&&EO0EO10EI1EIGS2Z1Z0Z3Z1GS0GS15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0AEICS3Z其中片1为高位，片0为低位。片1的EO端和片0的级联，用于控制是否允许低位片编码输出。片1和片0的相与作为总的输出，用于标志输出端是否为有效编码引出，作为输出的最高位。端CSCS输出，另外，将片1的显然，片1的优先级要高于片0优先级，输入端中优先级最高，优先级最低。常见的集成编码器还有74LS147、74HC147、CD4532等。这些芯片都有相应的资料可供查询，具体的型号因厂家的不同而有很多种，因此对于芯片内部结构不必深究，在学习时要学会看芯片引脚的名称和排列，分清输入和输出，会读功能表，弄懂输入输出之间的关系以及功能端的作用和有效电平，要掌握如何运用器件。6.4译码器编码的逆过程，把给定的二进制代码转换为相应的输出信号或另一种形式的代码。译码：译码器：具有译码功能的逻辑电路。一般结构框图：译码器I0I1YM-1Y0Y1IN-1……输入输出使能控制输入输出之间关系要满足：M≤2N1．二进制译码器将输入代码转换成一一对应的有效信号，在使能控制端有效的情况下，对应每一组输入代码，输出端只有一个输出有效。注意：输入输出满足M=2N，也称为N线-M线译码器或唯一地址译码器。下面介绍常用的集成译码器74138和74139，它们分别具有TTL和CMOS系列的产品。74LS139为双2线-4线译码器，即内部有两个相互独立的2线-4线译码器。16151413121110912345678GNDG102Y74LS139G212Y22Y32Y01Y11Y21Y31Y1A11A02A12A0UCC引脚图74LS139功能表输入输出A1A01××11110001110001110101010110110111即每个译码器有2个输入端，4个反码输出端，为使能时，译码器处于非工作每个代码仅有一个输出端有效，从而识别四种不同的输入代码。控制端，低电平有效。当状态，输出为1111。当时，译码器工作，对应G3Y2Y1Y0Y74LS138为3线-8线译码器16151413121110912345678GNDAG22Y1Y0Y74LS1385Y4Y3Y7Y6YBG21GA2A1A0UCC引脚图译码器有3个输入，8个反码输出，输出为低电平有效，3个使AG2BG202AG02BG当G1=1，能控制端G1、、，译码器工作，可以识别8种不同输入状态。利用使能控制端可以方便的扩展电路功能。时，74LS138功能表输入输出G1A2A1A00×××××11111111×1××××11111111××1×××111111111000001111111010000111111101100010111110111000111111011110010011101111100101110111111001101011111110011101111111AG2BG27Y6Y5Y4Y3Y2Y1Y0Y例1下图为两片74LS138扩展的4线-16线译码器，试分析其工作原理。74LS138（0）0Y1Y2Y3Y4Y5Y6Y7YG1AG2BG2A2A1A074LS138（1）0Y1Y2Y3Y4Y5Y6Y7YG1AG2BG2A2A1A0A2A1A0A30Y1Y2Y3Y4Y5Y6Y7Y11Y8Y9Y10Y12Y13Y14Y15YUCC解：由图可知片1为高位，片0为低位。A3、A2、A1、A0为4个输入端。02AG02BG当A3为0时，片1的G1=0，禁止译码，高8位输出全为1；而，低8位有有效输出。此时，片0的G1=1，时，译码器工作，当A3为1时，片1的G1=1，02BG高8位有有效输出，而片0此时有12AG输出全为1。，时，译码器工作，，禁止译码，低8位例2用74LS138实现逻辑函数ABCCABCBABCAF。解：将函数表达式写成最小项之和7653mmmmABCCABCBABCAF将输入变量A、B、C分别接入输入端，注意高位和低位的接法，使能端接有效电平，由于74LS138输出为反码输出，需要再将F变换一下：76537653mmmmmmmmF7653YYYY74LS1380Y1Y2Y3Y4Y5Y6Y7YG1AG2BG2A2A1A0ABC&FUCC逻辑电路图注意：使用中规模集成译码器实现逻辑函数时，译码器的输入端个数要和逻辑函数变量的个数相同，并且需要将逻辑函数化成最小项表达式。2．二-十进制译码器16151413121110912345678GND2Y1Y0Y74HC425Y4Y3Y7Y6YA2A1A08Y9YA3UCC常用的有8421BCD码集成译码器74HC42，将输入的BCD码译成十个输出信号，有4个输入端，10个输出端，常称为4线-10线译码器。引脚图其工作原理与74138基本相同。74HC42输出为低电平有效，如输入为1001时，输出端仅Y9为低电平，其他输出端为高电平，对应于十进制数9。当输入超过0～9范围时，输出均为高电平，无有效译码输出