DSP数字时钟设计

资料课程设计报告设计名称专业班级学生姓名学号指导教师完成时间：DSP原理及应用课程设计：自动化1242：潘成：1104421226：钟菲徐航：2016年3月24日资料成绩评定考核内容平时表现设计报告设计成果和答辩综合评定成绩成绩长春工程学院资料纪律要求和成绩考核办法（纪律要求和成绩考核办法打印在封皮背面）1．不允许在实验室内吸烟、吃零食、玩手机，累计警告三次者，考核成绩降为及格，屡教不改者成绩不及格；不准带无关人员到实验室活动，否则扣平时表现分。2．参加本次课程设计时间不足三分之二或旷课3天以上者，不得参加本次考核，按不及格处理。3．病事假必须有请假条，需经班主任或有关领导批准，否则按旷课处理。4．过程考核和综合成绩在教师手册中要有记载。5．课程设计的考核由指导教师根据学生平时表现（出勤、学习态度、工作进展、遵守纪律情况等）、设计成果（完成情况）、设计报告是否规范、答辩等几个方面，结合考核纲要规定的各项成绩权重，综合后给出课程设计总成绩。6．成绩评定采用五级分制，即优、良、中、及格和不及格。7．课程设计结束一周内，指导教师提交课程设计成绩和课程设计总结。资料资料基于DSP的数字时钟设计一、系统设计任务及功能概述（一）硬件电路设计，包括TMS320LF2407基本电路、数码显示电路和基本按键，需要用altiumdesigner软件完成原理图；（二）软件设计，主要指应用片上定时器作为时钟源编写数字钟程序，数字电子钟功能要求能调小时、分钟、秒钟，还有随时暂停的功能等，在实验箱上运行调试成功并能用数码管显示；（三）课程设计报告，包括总体设计方案、硬件电路设计和软件设计的具体说明。二、设计方案论证(一）数字时钟方案数字时钟是本设计的最主要的部分。根据需要，可利用两种方案实现。方案一：本方案采用Dallas公司的专用时钟芯片DS12887A。该芯片内部采用石英晶体振荡器，其芯片精度不大于10ms/年，且具有完备的时钟闹钟功能，因此，可直接对其以用于显示或设置，使得软件编程相对简单。为保证时钟在电网电压不足或突然掉电等突发情况下仍能正常工作，芯片内部包含锂电池。当电网电压不足或突然掉电时，系统自动转换到内部锂电池供电系统。而且即使系统不上电，程序不执行时，锂电池也能保证芯片的正常运行，以备随时提供正确的时间。方案二：本方案完全用软件实现数字时钟。原理为：在单片机内部存储器设三个字节分别存放时钟的时、分、秒信息。利用定时器与软件结合实现1秒定时中断，每产生一次中断，存储器内相应的秒值加1；若秒值达到60，则将其清零，并将相应的分字节值加1；若分值达到60，则清零分字节，并将时字节值加1；若时值达到24，则将十字节清零。该资料方案具有硬件电路简单的特点。而且，由于是软件实现，当DSP芯片不上电，程序不执行时，时钟将不工作。基于硬件电路的考虑，本设计采用方案二完成数字时钟的功能。（二）数码管显示方案方案一：静态显示。所谓静态显示，就是当显示器显示某一字符时，相应的发光二极管恒定的导通或截止。该方式每一位都需要一个8位输出口控制。静态显示时较小的电流能获得较高的亮度，且字符不闪烁。但当所显示的位数较多时，静态显示所需的I/O口太多，造成了资源的浪费。方案二：动态显示。所谓动态显示就是一位一位的轮流点亮各个位，对于显示器的每一位来说，每隔一段时间点亮一次。利用人的视觉暂留功能可以看到整个显示，但必须保证扫描速度足够快，字符才不闪烁。显示器的亮度既与导通电流有关，也于点亮时间与间隔时间的比例有关。调整参数可以实现较高稳定度的显示。动态显示节省了I/O口，降低了能耗。从节省I/O口和降低能耗出发，本设计采用方案二。（三）秒时间显示方式选择方案本次设计的延时可以采用内部定时器与软件结合的1秒延时，也可以直接编写一个延时程序，实现1秒延时。方案一：本方案采用内部定时器实现1秒延时。原理为：在单片机内部存储器设三个字节分别存放时钟的时、分、秒信息。利用定时器与软件结合实现1秒定时中断，每产生一次中断，存储器内相应的秒值加1；若秒达到60，则将其清零，并将相应的分加1；若分达到60，则清零分，并将时加1；若值达到24，则将十字节清零。方案二：本方案完全用软件实现1秒延时。原理为:编写一个延时函数DELAY，用for语句实现秒值循环从0加到60，秒每加1，调用一次延时函数，当秒值大于60，则将分加资料1，当分加到60，则将分赋0值，并将时加1，当时加到24，将时赋0值。本方案采用的延时方法编程简单，容易理解。结论：根据两种方案的比较，第二种方案编写程序简单易懂，所以采用第二种方案。三、硬件设计（一）总体思路DSP2407最小系统是整个芯片能正常运行的最基本要求，首先由DSP最小系统的设计包括电源转换电路、复位电路等组成。然后利用TMS320LF2407芯片制作简易电子时钟，利用芯片上的定时器编写１ｍｓ的时间子程序，继而写出主函数程序。总的模块由6个LED数码管显示、四个按键调试时间、数码管驱动模块74HC273及数码管位选模块74HC138构成。电源电路复位电路位选部分芯片TMS320LF2407按键电路驱动部分LED显示电路图1系统框图（二）组件介绍1.TMS320LF2407芯片(1).高性能静态CMOS技术，供电电压为3.3V，指令周期为33ns(2)．片内有高达32K字的FLASH程序存储器资料(3)．2KBSARAM，544字DARAM，外扩64千字的程序ROM，64千字的数据RAM(4)．两个事件管理器EVA和EVB(5)．可扩展外部存储器总共192K字空间：64K程序存储空间，64K字数据存储器空间，64K字I/O寻址空间(6)．0看门狗定时模块(7)．10位A/D转换器(8)．控制局域网络CAN模块(9)．串行通信接口SCI模块(10)．16位串行外设SPI接口模块(11)．基于锁相环PLL的时钟发生器(12)．高达40个可单独编程或复用的通用I/O引脚(13)．5个外部中断(14)．电源管理包括3种低功耗模式，能独立地将外设器件转入低功耗工作模式资料图2TMS320LF24072.位选芯片74HC13874HC138是一款高速CMOS器件，74HC138引脚兼容低功耗肖特基TTL（LSTTL）系列。74HC138可充当一个8输出多路分配器，未使用的使能输入端必须保持绑定在各自合适的高有效或低有效状态。74HC138与74HC238逻辑功能一致，只不过74HC138为反相输出。74HC138译码器可接受3位二进制加权地址输入（A,B和C），并当使能时，提供8个互斥的低有效输出（Y0至Y7）。74HC138特有3个使能输入端：两个低有效（-S2和-S3）和一个高有效（S1）。除非S2和S3置低且S1置高，否则74HC138将保持所有ADCIN0/IOPA072ADCIN1/IOPA173ADCIN274ADCIN375ADCIN476ADCIN577ADCIN678ADCIN779ADCIN8/IOPA391ADCIN9/IOPA290ADCIN1089ADCIN1188ADCIN1283ADCIN1382ADCIN1481ADCIN1580ADCSOC/IOPC063CLKOUT/IOPC164XF/IOPC265BIO/IOPC366CAP1/QEP1/IOPC467CAP2/QEP2/IOPC568CAP3/IOPC669CAP4/IOPC770PWM7/CMP7/IOPB0100PWM8/CMP8/IOPB1101PWM9/CMP9/IOPB2102T1PWM/T1CMP/IOPB3105T2PWM/T2CMP/IOPB4106T3PWM/T3CMP/IOPB5107TMRDIR/IOPB6108TMRCLK/IOPB7109SCITXD/IO44SCIRXD/IO43SPISIMO/IO45SPISOMI/IO48SPICLK/IO49SPISTE/IO51READY36RS35MP/MC37PORESET41PMTMODE42OSCBYP56XTAL257XTAL1/CLKIN58NMI40XINT153XINT2/IO54XINT3/IO55PDPINT52VCCA84VrefHi85VrefLo86VCCD12VCCD213VCCD321VCCD447VCCD562VCCD693VCCD7103VCCD8121VCCDC17VCCDC260VCCP50D09D110D211D312D415D516D617D718D819D922D1023D1124D1225D1326D1427D1528A0110A1111A2112A3114A4115A5116A6117A7118A8119A9122A10123A11124A12125A13126A14127A15128DS129PS131IS130R/W4STRB6WE1W/R132BR5PWM1/CMP194PWM2/CMP295PWM3/CMP396PWM4/CMP497PWM5/CMP598PWM6/CMP699TRST32TMS33TDI31TDO34TCK30EMU038EMU1/OFF39VSSA87VSSD13VSSD214VSSD320VSSD429VSSD546VSSD661VSSD771VSSD892VSSD9104VSSD10113VSSD11120VSSDC18VSSDC259U8TMS320F2407资料输出为高。利用这种复合使能特性，仅需1片74HC138芯片即可轻松实现6个数码管的选择导通。如图3所示：图374HC138译码器3.驱动芯片74HC27374HC273是一款高速CMOS器件，74HC273引脚兼容低功耗肖特基TTL（LSTTL）系列。74HC273具有八路边沿触发，D型触发器，带独立的D输入和Q输出。74HC273的公共时钟（CLK）和主复位（-CLR）端可同时读取和复位（清零）所有触发器。每个D输入的状态将在时钟脉冲上升沿之前的一段就绪时间内被传输到触发器对应的输出（Qn）上。一旦CLR输入电平为低，则所有输出将被强制置为低，而不依赖于时钟或者数据输入。74HC273适用于要求原码输出或者所有存储元件共用时钟和主复位的应用,如下图4所示：A1B2C3G16G2A4G2B5Y015Y114Y213Y312Y411Y510Y69Y77U?SN74HC138资料图474HC2734.数码管显示下图为共阴极数码管的引脚图，每位的段码线（a,b,c,d,e,f,g,dp）分别与1个8位的锁存器输出相连，由DSP控制器控制组合0－9十个数据，如令其显示1则b,c引脚（即2，3引脚）送高电平，此时数码管显示1。由于各位的段码线并联，8位I/O口输出段码对各个显示位来说都是相同的，如下图5所示：CLR1CLK111D31Q22D42Q53D73Q64D84Q95D135Q126D146Q157D177Q168D188Q19U?SN74HC273资料图5LED数码管5.外部时钟电路DSP2407A最小系统时钟硬件设计有两种工作方法。一种是利用锁相环时钟模块PLL中提供的内部振荡电路，在DSP芯片的引脚XTAL1/CLKIN与XTAL2之间连接一晶振，启动内部振荡器。另一种方法是不使用片内的振荡电路，完全由外部有源晶体振荡器产生时钟信号，直接接入XTAL1/CLKIN引脚，此时，XTAL2脚悬空。这种方法称为晶振方式。但着一方式仍是用片内的PLL倍频电路来对这一来自片外的时钟进行倍频，以产生所需的时钟。在此次设计中我是用第二种方式电路图如下图6所示：A1f2g3e4d5A6c8DP7b9a10DS?DpyAmber-CA资料图6外部时钟电路图6.电源电路2407本设计不需要用到1.8V的电压所以选择使用TI公司的TPS76333作为DC/DC转换芯片。它是一个LDO电压调节器,0.15A,3.3V输出±3%,2.7→10V输入，可输出一路+3.3V固定电压。电源电路原理图如下图所示。+3.3V输出电压供LF2407A使用。其原理图如图7所示：图7电源电路