FPGA实验一、正弦信号发生器

河北大学电子与信息工程学院2010张庆顺1/53SOPC设计技术课程实验一、正弦信号发生器河北大学电子信息工程学院教师：张庆顺本实验指导书演示了一个简单的正弦信号发生器在QUARTUSⅡ上的实现。通过这个文档，旨在演示利用QUARTUSⅡ开发数字电路的基本流程和QUARTUSⅡ软件的相关操作，并借此介绍QUARUTSⅡ的软件界面。我们还针对DEⅡ-70的实验板，实现了本文档所示硬件模块的相关配置工作以及下载和实现。实验条件：QuartusII9.1河北大学电子与信息工程学院20102河北大学电子与信息工程学院20103目录二、实验步骤：.................................................................................................................................................................................61、工程创建...............................................................................................................................................................................62、sin信号发生器顶层模块的设计.......................................................................................................................................133、定制ROM存储sin波形数据...........................................................................................................................................173.1建立.mif文件............................................................................................................................................................173.2ROM数据的生成.......................................................................................................................................................193.3定制ROM元件.........................................................................................................................................................193.3.1调用MegaWizardPlug-InManager............................................................................................................203.3.2设置LPM_ROM模块.......................................................................................................................................214、编译、综合等.....................................................................................................................................................................275、仿真.....................................................................................................................................................................................285.1编辑波形文件............................................................................................................................................................285.2进行仿真.....................................................................................................................................................................366、内部电路观察.....................................................................................................................................................................387、生成symbol........................................................................................................................................................................408、管脚分配.............................................................................................................................................................................469、下载.....................................................................................................................................................................................4910．作业...................................................................................................................................................................................53河北大学电子与信息工程学院20104一、设计原理：下图所示为正弦信号发生器的结构，共有4个部分组成：顶层文件singt.v在FPGA中实现两个部分：1、6位计数器产生地址信号；2、存储正弦信号（6bits地址线，8bits数据线）的ROM，由LPM_ROM模块实现，LPM_ROM模块底层由FPGA的EAB、ESB或M4K来实现。地址发生器的时钟频率CLK假设为f0，这里我们设定的地址发生器为6bit，则周期为26＝64，所以一个正弦周期内可以采样64个点，DAC后的输出频率f为：64/0ff=我们可以如下生成sin数据以用于查找表，双、单极性Sin(x)数据波形可如下：x=round((sin(linspace(0,2*pi,64))+1)*127.5)；VerilogHDL顶层设计singt.v6位计数器（地址发生器）Sin数据存储ROM8位DAC河北大学电子与信息工程学院20105所要得到的单极性信号波形。河北大学电子与信息工程学院20106二、实验步骤：1、工程创建建立工程进入QUARTUSⅡ开发软件，选择“File”点击“NewProjectWizard”。河北大学电子与信息工程学院20107弹出工程向导对话框，选择“Next”输入存放工程及其相关设计文件的文件夹：指定“工程名”和工程对应的“顶层设计实体名”。这里我们将工程名和顶层设计实体名都取作“singt1”，再点击Next。河北大学电子与信息工程学院20108河北大学电子与信息工程学院20109接下来点击“Add”将先期已经输入的设计文件（*.bdf；*.vhd；*.v等）添加到工程中，这里我们没有事先输入好的文件，因此不用添加，即使点击AddAll，也没有文件可以加入。因此直接进入下一步。注意：如果有已经输入完毕的设计文件，我们可以在此直接添加进来，需要将已经写好的设计文件存储在该工程的文件夹内，点击AddAll即可。河北大学电子与信息工程学院201010指定目标器件：由于本实验所用的Altera套件是用“CycloneII”系列的“EP2C70F896C6N”。在实际实验中，可以通过查看开发板参考手册，或者直接观察开发板来获得所使用的器件具体型号。河北大学电子与信息工程学院201011接下来指定“设计输入，综合，仿真，时序分析……”用到的工具，QUARTUSⅡ对第三方工具的支持比较完善，这里我们不选择，直接点击“Next”，QUARTUSⅡ将使用默认的“设计输入，综合，仿真，时序分析……”工具。河北大学电子与信息工程学院201012上图给出了所创建工程的主要的信息。点击“Finish”，工程新建完成，工程相关的基本配置工作也完成，这些已经配置的参数，在开发工作进行的过程中，仍然可以通过菜单“Assignments”－“Settings”来修改。河北大学电子与信息工程学院2010132、sin信号发生器顶层模块的设计新工程设计文件输入（建立顶层设计文件）模式：新建文件，打开File菜单点击New命令，选择“DeviceDesignFiles”子类中的“VerilogHDLFile”，点击“OK”，创建一个Verilog文件作为顶层设计文件，顶层设计利用Verilog语言方式输入。河北大学电子与信息工程学院201014点击File菜单中的SaveAs…，保存设计文件，文件名取名为singt1.v。河北大学电子与信息工程学院201015模块的设计及其输入在singt1.v文件中我们可以输入模块对应的实现代码！如下：河北大学电子与信息工程学院201016在该文件中我们完成了6位计数器的设计工作，调用了sin波形数据存储文件data_rom.v，并加以了例化。下面我们具体的给出该文件的编写方式！河北大学电子与信息工程学院2010173、定制ROM存储sin波形数据构成ROM中初始化数据文件的方式有两种：MemoryInitializationFile(.mif)格式和Hexadecima