锁存器与触发器

5锁存器和触发器教学基本要求1、掌握锁存器、触发器的电路结构和工作原理2、熟练掌握SR触发器、JK触发器、D触发器及T触发器的逻辑功能3、正确理解锁存器、触发器的动态特性1、时序逻辑电路与锁存器、触发器：时序逻辑电路:概述锁存器和触发器是构成时序逻辑电路的基本逻辑单元。结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。工作特征：时序逻辑电路的工作特点是任意时刻的输出状态不仅与该当前的输入信号有关，而且与此前电路的状态有关。具有0和1两个稳定状态，一旦状态被确定，就能自行保持。一个锁存器或触发器能存储一位二进制码。2、锁存器与触发器共同点：不同点：锁存器---对脉冲电平敏感的存储电路，在特定输入脉冲电平作用下改变状态。触发器---对脉冲边沿敏感的存储电路，在时钟脉冲的上升沿或下降沿的变化瞬间改变状态。CPCPEE双稳态存储单元电路双稳态的概念稳态0稳态1介稳态1QQ1G1G2反馈双稳态存储单元电路电路有两个互补的输出端Q端的状态定义为电路输出状态。双稳态电路的特点是：它有两个稳定状态，在没有外来触发信号的作用下。电路始终处于原来的稳定状态。由于它具有两个稳定状态，故称为双稳态电路。在外加输入触发信号作用下，双稳态电路从一个稳定状态翻转到另一个稳定状态。11QQG1G2VO1VO2VI1VI22、逻辑状态分析0111QQG1G2VO1VO2VI1VI2——电路具有记忆1位二进制数据的功能。10如Q=1如Q=010双稳态存储单元1、电路结构3.模拟特性分析11QQG1G2VO1VO2VI1VI2介稳态点abcdeI1=O2O1=I20稳态点(Q=1)稳态点(Q=0)I1O1概述一、能用于记忆1位二进制信号的基本单元电路统称为触发器二、分类1.按触发方式（电平，脉冲，边沿）2.按逻辑功能（RS,JK,D,T）5.2SR锁存器SR是各种触发器的基本构成部分一、电路结构与工作原理图5.2.1或非门构成的SR锁存器’’a.电路图b.图形符号图5.2.2与非门构成的SR锁存器5.2.1SR锁存器≥1QQRG1G2≥1S+VDDT4T2T6T5T1T3QQSR或非门G1或非门G21.基本SR锁存器电路的初态与次态初态：R、S信号作用前Q端的状态.初态用Qn表示。次态：R、S信号作用后Q端的状态.次态用Qn+1表示。1)工作原理00若初态Qn=1若初态Qn=010101000R=0、S=0≥1QQRG1G2≥1S≥1QQRG1G2≥1S无论初态Qn为0或1，锁存器的状态不变S≥1QQ≥1RG1G2无论初态Qn为0或1，锁存器的次态为为1态。信号消失后新的状态将被记忆下来。01S≥1QQ≥1RG1G2若初态Qn=0若初态Qn=101010R=0、S=1101S≥1QQ≥1RG1G2无论初态Qn为0或1，锁存器的次态为0态。信号消失后新的状态将被记忆下来。10S≥1QQ≥1RG1G2若初态Qn=1若初态Qn=0110100101R=1、S=00S≥1QQ≥1RG1G21100S=1、R=110无论初态Qn为0或1，锁存器的次态、都为0。nQnQ约束条件:SR=0当S、R同时回到0时，由于两个与非门的延迟时间无法确定，使得触发器最终稳定状态也不能确定。锁存器的输出既不是0态，也不是1态2）逻辑符号与逻辑功能不确定111不确定011110110010110001011000000RS逻辑功能表nQ1nQ不变置0置1状态不确定SQQRSRS为置1端，R为置0端，且都是高电平有效0000001110011011010001101100①1110①*QQRSDD表5.2.1或非门构成的SR锁存器特性表高电平有效①由于竞争冒险引起状态的不定，也即当SD和RD同时由1跳转为0后，状态不定1100111101010111100010100001①0011①①由于竞争冒险引起状态的不定，也即当SD和RD同时由0跳转为1后状态不定*QQRSDD’’表5.2.2与非门构成的SR锁存器特性表低电平有效不变置1不变置0置1不变不变3）工作波形(设初态为0）SR01001000000010QQSQQRSR画工作波形方法：1.根据锁存器信号敏感电平,确定状态转换时间2.根据锁存器的逻辑功能确定Qn+1。不确定111不确定011110110010110001011000000RSnQ1nQ≥1≥1QQRS4）用与非门构成的基本SR锁存器、SQQRRSc.国标逻辑符号a.电路图b.功能表RSQ不定10010100101不变11不变Q约束条件:S+R=1SQQR画工作波形功能表RSQ不定不定0010100101不变11不变QSRQQ不定不变不定置1不变置1不变置0不变110111011110110011RvOt0t1vOt0t1t+5V+5V5）、应用举例---去抖动电路开关闭合时开关断开时开关接A时振动,Q=1开关接B振动100kAB≥1≥1Q1274HCT00RS100kS+5V+5VRSQ开关起始状态:接B,=0=1Q=0RS开关转接A,=1=0Q=1RS悬空时=X=1Q不变RS去抖动电路工作原理S悬空时=X=1Q不变SR2.逻辑门控SR锁存器RES&&≥1≥1G3G1G2G4Q4Q3QQ1、电路结构1RE11SQQESR国标逻辑符号简单SR锁存器使能信号控制门电路RES&&≥1≥1G3G1G2G4Q4Q3QQ2、工作原理S=0，R=0：Qn+1=QnS=1，R=0：Qn+1=1S=0，R=1：Qn+1=0S=1，R=1：Qn+1=ФE=1：E=0：01&&&&状态发生变化。状态不变Q3=SQ4=RSR3、逻辑功能的几种描述方式：1)逻辑功能表（E=1）2)特性方程010011××S1RQn000011110状态不定－－011111置1010011置0011100状态不变010000说明Qn+1QnRS010011=f(RSQn1Qn)=1QRSQnn=0SR约束条件状态不定－－011111置1010011置0011100状态不变010000说明Qn+1QnRS0100114、状态转换图逻辑功能表S=1R=0S=0R=1S=0R=XS=XR=001状态转换图用于电路设计：已知状态的转换，确定S、R的逻辑值5、工作波形ESRQSRQn+100Qn01010111Ф逻辑功能表E=1期间的S、R信号影响锁存器的状态。E=0为低电平期间锁存器状态不变。功能表、特性方程、状态转换图、波形图。逻辑功能的四种描述方式:1RE11SQQESR5）动作特点：E=1期间电路对信号敏感，并按S、R信号改变锁存器的状态。5.2.2D锁存器1.逻辑门控D锁存器1DE1QQED国标逻辑符号RE&&≥1≥1G3G1G2G4Q4Q3QQS逻辑电路图该锁存器有几种工作状态?有非定义状态吗?ED1G5RED&&≥1≥1G3G1G2G4Q4Q3QQS1G5=DS=0R=1D=0Q=0D=1Q=1E=0不变E=1=DS=1R=0D锁存器的功能表置10111置01001保持不变不变×0功能QDEQ逻辑功能1.逻辑门控D锁存器CMOS传输门(双向模拟开关)1.CMOS传输门电路TPvI/vOTNvO/vICC+5V5V电路vI/vOvO/vICCTG逻辑符号υI/υOυo/υIC等效电路2、CMOS传输门电路的工作原理设TP:|VTP|=2V，TN:VTN=2VI的变化范围为－5V到+5V。5V+5V5V到+5VGSNVTN,TN截止GSP=5V(-5V到+5V)=(10到0)V开关断开，不能转送信号GSN=-5V(－5V到+5V)=(0到-10)VGSP0,TP截止TPvI/vOTNvO/vICC+5V5V1）当c=0，c=1时c=0=-5V，c=1=+5VCTPvO/vIvI/vO+5V–5VTNC+5V5VGSP=5V(－3V~+5V)=2V~10VGSN=5V(－5V~+3V)=(10~2)Vb、I=3V~5VGSNVTN,TN导通a、I=5V~3VTN导通，TP导通GSP|VT|,TP导通C、I=3V~3VIOvv=2）当c=1，c=0时传输门组成的数据选择器C=0TG1导通,TG2断开L=XTG2导通,TG1断开L=YC=1传输门的应用2.传输门控D锁存器11TG2TG111G1G2G4G3ECQQCCCDCC11G1TG2G2QQTG1D11G1TG2G2QQTG1DE=0时E=1时(a)电路结构CTG2导通，TG1断开TG1导通，TG2断开Q=DQ不变101010(b)工作原理DE11TGTG11G1TG2G2G4G3ECQQCCCTG1DCCQQ(b)工作波形2.传输门控D锁存器3.锁存器的动态特性DQtSUtHtWtpLHEtpHL保持时间tH:确保数据的可靠锁存的最少时间。延迟时间tpLH:输出从低电平到高电平的延迟时间;Q脉冲宽度tW:为保证D信号正确传送到Q和11TGTGG1TG2G2QQCCCTG1DC建立时间tSU:表示D信号对E下降沿的最少时间提前量。延迟时间tpHL:高电平到低电平的延迟时间。三态与非门(TSL)当CS=3.6V时CS数据输入端输出端LAB10010111011100三态与非门真值表当CS=0.2V时CS数据输入端输出端LAB10010111011100××高阻高电平使能==高阻状态与非逻辑ZLABLCS=0____CS=1真值表逻辑符号ABCS&LENCMOS八D锁存器-74HC/HCT373LE11OE1E1E1EQ1Q7Q0D1D7D01DC1C11……………1DC1C11DC1C1OE=0三态门使能,数据输出LE=0锁存器的状态不变LE=1锁存器的状态随Dn变化OE=1三态门为高阻态,数据不能输出4.典型集成电路传输门控D锁存器传输门控制74HC/HCT373的功能表工作模式输入内部锁存器状态输出LEDnQn使能和读锁存器（传送模式）LHLLLLHHHH锁存和读锁存器LLL*LLLLH*HH锁存和禁止输出H×××高阻H×××高阻L*和H*表示门控电平LE由高变低之前瞬间Dn的逻辑电平。OEE5.3触发器的电路结构和工作原理1.锁存器与触发器CPCP锁存器在E的高(低)电平期间对信号敏感并更新状态触发器在脉冲边沿(上升沿或下降沿)的作用下产生状态的刷新(触发)E11TGTGTG2QCCCTG1DC11TGTGTG4QQCCCTG3CQCP1CCG1G4G3G2主锁存器5.3.1主从触发器TG1和TG4的工作状态相同TG2和TG3的工作状态相同传输门控D锁存器从锁存器C11DQQ逻辑符号5.3触发器的电路结构和工作原理TG1导通，TG2断开——输入信号D送入主锁存器。TG3断开，TG4导通——从锁存器维持在原来的状态不变。(1)CP=0时:11TGTGTG2QCCCTG1DC主锁存器11TGTGTG4QQCCCTG3C从锁存器QG1G4G3G2C=1，C=0，CP1CCDDD1.工作原理5.3.1主从触发器(2)CP由0跳变到1:11TGTGTG2QCCCTG1DC主锁存器11TGTGTG4QQCCCTG3C从锁存器QG1G4G3G2C=0，C=1，CP1CCD触发器的次态仅仅取决于CP信号上升沿到达前瞬间的D信号主锁存器:TG1断开，TG2导通,从锁存器:TG3导通，TG4断开,Q的信号送Q端。主锁存器维持原态不变。DDD5.3.1主从触发器2.D触法器的逻辑功能特性方程Qn+1=D状态转换图D=1D=0D=0D=101逻辑功能表nQ1nQ111101010000D动作特点：电路在CP的上升沿对信号敏感,并产生状态变化。次态与CP的上升沿前一瞬间Ｄ的状态相同5.3.1主从触发器CPD对CP上升沿敏感的边沿触发器工作波形C11DQQ5.3.1主从触发器CPD工作波形C11DQQ对CP下降沿敏感的边沿触发器5.3.1主从触发器≥1TGTGTG2CCCTG1DC≥1TGTGTG4QQCCCTG3C1G31≥1≥1G11111RDSDC