数字电子技术基础(杨颂华)西安电子科大出版社-(11)

第11章数字系统设计实例第11章数字系统设计实例11.1数字系统设计的描述方法11.2数字系统设计实例第11章数字系统设计实例11.1数字系统设计的描述方法11.1.1方框图①提高了系统结构的可读性和清晰度。②容易进行结构化系统设计。③便于对系统进行修改和补充。④第11章数字系统设计实例方框图描述法是在矩形框内用文字、表达式、符号或图形来表示系统的各个子系统或模块的名称和主要功能。矩形框之间用带箭头的线段相连接，表示各子系统或模块之间数据流或控制流的信息通道。图上的一条连线可表示实际电路间的一条或多条连接线，连线旁的文字或符号可以表示主要信息通道的名称、功能或信息类型。箭头指示了信息的传输方向。方框图是系统设计的初步，其设计是一个自顶向下、逐步细化的过程。第11章数字系统设计实例【例11-1】设计一个数据采集系统方框图。解：①根据题意先画出系统的粗框图如图11-1(a)所示。该框图定义和描述了系统从输入到输出的基本功能模块和实现的一般过程。②在对系统的数据和控制信息进行分析和定义后将系统框图作进一步的分解和细化。图11-1(b)为第一步的分解图。③系统框图中的输入、输出只是一般意义的输入和输出，输入信号在A/D转换前一般要进行放大或衰减处理，输出的方式根据要求可以是显示或进一步的后处理等。图11-1(c)为输入、输出进一步明确后的方框图。第11章数字系统设计实例图11-1数据采集系统框图第11章数字系统设计实例11.1.2时序图【例11-2】用时序图描述数据采集系统控制数据写入、读出存储器的时间关系。解：该系统存储器的数据写入、读出的时序主要由控制功能模块产生，写入存储器的数据由A/D转换器提供，其时间顺序首先给A/D发出启动命令START。START为高电平有效，当START下降沿来到时开始进行A/D转换。EOC为A/D转换器的转换结束信号，输出高电平有效。在START上升沿后1~8个时钟周期内，EOC变为低电平时，标志A/D正在进行转换，当A/D转换结束时，EOC由低变为高，控制电路向A/D发出输出允许信号后，A/D转换的数据便可以送出。第11章数字系统设计实例存储器的写命令WR为低电平有效，当控制电路向存储器发出写命令WR后，便可以将A/D送出的数据写入存储器。存储器写完数据后，控制电路再向存储器发RD读出命令。当RD为低电平有效时，便可以从存储器读出数据。图11-2例11-2工作时序图第11章数字系统设计实例11.2数字系统设计实例11.2.1定时电路的设计【例11-3】设计定时电路，(1)可任意设置定时的小时、分。(2)数码管显示减计数过程的时间，可显示小时、分、秒。(3)定时结束报警。第11章数字系统设计实例解：①定时电路的方框图描述。根据定时电路的设计要求，我们把该电路的工作过程分为三步进行：首先设置需要定时的时间；然后启动定时计数器开始计时，计时采用倒计时的方式工作，同时显示倒计时的时间；最后当定时结束时产生报警信号，用发光二极管指示定时结束。图11-3定时电路框图第11章数字系统设计实例②系统组成及基本原理。定时电路原理图如图11-4所示，该电路由振荡器、计数器、时间显示、定时控制、定时时间设置几个部分组成。·定时时间设置。时间设置电路可实现小时和分的设置。由于采用减计数方式，设置的时间就是需要的定时时间。小时的设置通过直接置A7、A8两计数器的数据置数端D12~D7。因为一天只有24小时，小时的最高位只为2，因此A7计数器的C、D端接地。如需要更长的定时时间，对C、D端置数即可。第11章数字系统设计实例图11-4定时电路原理图第11章数字系统设计实例分的设置有两个过程：计数开始前为人工预置定时时间的分，此时S1=0，A13导通，A14断开，人工预置的时间分钟通过A13数据总线驱动器的D6~D0送入A9、A10计数器的数据端。计数开始时，S1=1,A13断开，人工预置的分钟数据就不能通过A13送入A9、A10分计数器的数据端。在减计数的过程中，如果小时计数器A7、A8不为0，每当A7、A8减1计数，分计数器就要从59减到0。由于A14的使能端接A9的借位端，当A9、A10分计数器减到0时，A14导通使A9、A10自动设置到59。第11章数字系统设计实例·计数、显示、分频。计数器是整个定时系统的主要部分。由6块十进制加减计数器74LS168构成减法计数器。小时计数器的模值为24，分和秒计数器的模值都是60。计数器的输出通过数码管驱动译码器A1~A6去驱动共阴极数码管显示时间，显示的时间值为时、分、秒。计数器的计数时钟频率为1Hz，由晶体振荡器产生的32768Hz时钟，经过A17、A18两片计数器215分频得到。第11章数字系统设计实例·定时启动和定时控制。设置好定时时间的时、分值后，拨动开关S1接地(S1=0)，D触发器(A15)的Q=1,设置的时间值送入计数器并显示。S1再拨到UCC时(S1=1)，减计数定时开始。当时间值减到全0时，A15的CLK端产生上升沿，使Q=0，显示器全灭，发光二极管V1亮。该电路的定时结束指示电路也可以根据需要改成不同形式的控制方式，如控制继电器的通断、定时发声报警、定时产生启动信号等等。该电路也可改成加法计数定时系统，读者可根据要求设计出相应的定时电路。第11章数字系统设计实例11.2.2数字频率计的设计1.频率测量的工作原理数字频率计是用于测量信号频率的电路。测量信号的频率参数是最常用的测量方法之一。实现频率测量的方法比较多，在此我们主要介绍三种常用的方法：时间门限测量法、标准频率比较测量法、等精度测量法。1)在一定的时间门限T内，如果测得输入信号的脉冲数为N，设待测信号的频率为fx，则该信号的频率为TNfx第11章数字系统设计实例改变时间T，则可改变测量频率范围。例如，当T=1s,则fx=N(Hz)；T=1ms，则fx=N(kHz)。此方法的原理框图如图11-5所示，时序波形图如图11-6所示。图11-5测频原理框图第11章数字系统设计实例图11-6测频时序波形图第11章数字系统设计实例2)用两组计数器在相同的时间门限内同时计数，测得待测信号的脉冲个数为N1、已知的标准频率信号的脉冲个数为N2，设待测信号的频率为fx,已知的标准频率信号的频率为f0；由于测量时间相同，则可得到如下等式：021fNfNx从上式可得出待测信号的频率公式为021fNNfx第11章数字系统设计实例标准频率比较测量法对测量时产生的时间门限的精度要求不高，对标准频率信号的频率准确度和频率的稳定度要求较高，标准信号的频率越高，测量的精度就比较高。该方法的测量时间误差与时间门限测量法的相同，可能的最大误差为正负一个待测信号周期，即Δt=±1/fx。测量时可能产生的误差时序波形如图11-7所示。第11章数字系统设计实例图11-7一般测量时可能产生的误差时序波形图第11章数字系统设计实例3)等精度测量法等精度测量法的机理是在标准频率比较测量法的基础上改变计数器的计数开始和结束与闸门门限的上升沿和下降沿的严格关系。当闸门门限的上升沿到来时，如果待测量信号的上升沿未到时两组计数器也不计数，只有在待测量信号的上升沿到来时，两组计数器才开始计数；当闸门门限的下降沿到来时，如果待测量信号的一个周期未结束时两组计数器也不停止计数，只有在待测量信号的一个周期结束时两组计数器才停止计数。这样就克服了待测量信号的脉冲周期不完整的问题，其误差只由标准频率信号产生，与待测量信号的频率无关。最大误差为正负一个标准频率周期，即Δt=±1/f0。由于一般标准信号频率都在几十兆赫兹以上，因此误差小于10-6。第11章数字系统设计实例图11-8等精度测量法的时序波形图第11章数字系统设计实例2.频率计电路设计【例11-4】设计一频率计，(1)测频的频率范围为1Hz~10kHz。(2)显示位数用四位数码显示。解：时间门限测量频率的原理框图如图11-5所示，晶体振荡电路产生较高的标准频率，经分频电路可获得各种时间基准脉冲(T=1s,0.1s,10ms,1ms，…)，由开关S控制选择时基脉冲。被测信号经放大整形后变成脉冲信号送到主控门的输入端，只有在闸门信号的闸门时间T内输入信号才能通过主控门进行计数。测频电路的时序波形如图11-6所示。第11章数字系统设计实例3.实现电路及说明时间门限测量频率电路图如图11-9所示。电路中的振荡电路产生1MHz的频率标准，经分频器10分频、102分频、103分频、104分频、105分频、106分频，产生6种时基信号10μs、0.1ms、1ms、10ms、0.1s、1s，分频电路由十进制计数器74LS90实现(图中的D1~D6)。时基信号由八选一数据选择器(74LS151(D15))实现选择。当S2S1S0=000时选择1s，S2S1S0=001时选择0.1s，…，S2S1S0=101时选择10μs。选择的时基信号经D触发器构成对应时间宽度的时基门限。第11章数字系统设计实例图11-9测量频率电路图212613121110915147126ABCDabcdeLTBI/RBOD11fgRBIABCDabcdeLTBI/RBOD14fgRBI13121110915143453455691215161913121110915147126ABCDabcdeLTBI/RBOD12fgRBI34513121110915147126ABCDabcdeLTBI/RBOD13fgRBI345CLK1Q1Q2Q3MS2MR1MR2CLK0Q0MS1D10111CLKQ1Q2Q3Q4Q5Q6Q7D1D2D3D4D5D6D7OEQ0D01298112569CLKQ1Q2Q3Q4Q5Q6Q7D1D2D3D4D5D6D7OEQ0D012151619347813141718347813141718D1974LS37474LS4874LS4874LS4874LS4874LS901413CLK1Q1Q2Q3MS2MR1MR2CLK0Q0MS1D92761298111298111413276141327674LS9074LS9074LS9074LS374D201232CDCLKSDDQQUCC45UCC1623D17:B74LS08456D1574LS1515612981174LS9012981174LS9012981174LS901413276129811CLK1Q1Q2Q3MS2MR1MR2CLK0Q0MS1D712981174LS9012981174LS9012981174LS9014132761413276CLK1Q1Q2Q3MS2MR1MR2CLK0Q0MS1D51413276143276141327614327643211S0.1S10mS1mS0.1mS151410uS1312I1I2I3I4I5I6I7I0EABCZZS0S1S2111097141MHz23UiD16:A74LS74D17:A74LS0874LS14D18:A图11-9CLK1Q1Q2Q3MS2MR1MR2CLK0Q0MS1D4UCCUCCCLK1Q1Q2Q3MS2MR1MR2CLK0Q0MS1D2CLK1Q1Q2Q3MS2MR1MR2CLK0Q0MS1D3CLK1Q1Q2Q3MS2MR1MR2CLK0Q0MS1D111CLK1Q1Q2Q3MS2MR1MR2CLK0Q0MS1D8CLK1Q1Q2Q3MS2MR1MR2CLK0Q0MS1D6第11章数字系统设计实例计数显示：计数器由四片74LS90十进制计数器D7~D10实现，计数完成后数据锁存由74LS374完成，锁存后的数据经74LS48数码管驱动器和共阴极数码管进行显示。显示数值到下一次计数完成后刷新。可用发光管或其它方法提示频率单位Hz或kHz。第11章数字系统设计实例11.2.3任意波形发生器的设计1.图11-10任意波形发生器原理框图第11章数字系统设计实例1)工作过程是，如果计数器的位数为N位(模值=2N)，则把波形的一个周期分为2N个等间隔数据点(抽样点)存入数据存储器，地址计数器不