74ls160组成n进制计数器

实验774ls160组成n进制计数器一、实验内容1．掌握集成计数器的功能测试及应用2．用异步清零端设计6进制计数器，显示选用数码管完成。3．用同步置0设计7进制计数器，显示选用数码管完成。二、演示电路74LS160十进制计数器连线图如图1所示。图174LS160十进制计数器连线图74161的功能表如表1所示。由表1可知，74161具有以下功能：①异步清零当CR（CLR’）=0时，不管其他输入端的状态如何（包括时钟信号CP），计数器输出将被直接置零，称为异步清零。②同步并行预置数在CR=1的条件下，当LD(LOAD’)=0、且有时钟脉冲CP的上升沿作用时，D0、D1、D2、D3输入端的数据将分别被Q0～Q3所接收。由于这个置数操作要与CP上升沿同步，且D0、D1、D2、D3的数据同时置入计数器，所以称为同步并行置数。③保持在CR=LD=1的条件下,当ENT=ENP=0,即两个计数使能端中有0时,不管有无CP脉冲作用，计数器都将保持原有状态不变(停止计数)。需要说明的是，当ENP=0,ENT=1时，进位输出C也保持不变；而当ENT=0时，不管ENP状态如何，进位输出RCO=0。④计数当CR=LD=ENP=ENT=1时，74161处于计数状态,电路从0000状态开始，连续输入16个计数脉冲后，电路将从1111状态返回到0000状态，RCO端从高电平跳变至低电平。可以利用RCO端输出的高电平或下降沿作为进位输出信号。表174161的功能表输入输出CPCRLDPTD0D1D2D3Q0Q1Q2Q3×0×××××××0000↑10××abcdabcd×1101××××保持×11×0××××保持(C=0)↑1111××××计数连上十进制加法计数器160，电路如图1所示，给2管脚加矩形波，看数码管显示结果，并记录显示结果。三、用160和与非门组成6进制加法计数器-用异步清零端设计74160从0000状态开始计数，当输入第6个CP脉冲（上升沿）时，输出Q3Q2Q1Q0＝0110，此时=0，反03QQCR馈给端CR一个清零信号，立即使Q3Q2Q1Q0返回0000状态，接着,CR端的清零信号也随之消失，74160重新从0000状态开始新的计数周期。反馈归零逻辑为代码中为1的Q相与非。nnQQCR12电路如图2所示，给2管脚加矩形波，看数码管显示结果，并记录显示结果。图2用异步清零端设计四、用160和与非门组成7进制加法计数器-用同步置零设计计数器从Q3Q2Q1Q0=0000开始计数，当第6个CP到达后，计到0110，此时LD=12QQ=0。并不能立即清零，而是要等第7个脉冲上沿到来后，计数器被置成0000。不会用异步清零端那样出现0110过渡状态，这是与用异步清零端的差别。用同步清零端设计计数器如图3所示，如nnQQLD12，则为七进制计数器。图3同步清零端设计计数器五、实验报告1.实验名称、内容和实验电路。2.画出用160和与非门组成6进制加法计数器的状态转换图。3．画出同步清零端设计的七进制计数器的状态转换图。说明同步置0与异步清零的区别？六、讨论与思考如何用74ls162设计七进制计数器?