集成电路毕业论文

本文由青岛木子强贡献doc文档可能在WAP端浏览体验不佳。建议您优先选择TXT，或下载源文件到本机查看。模数转换电路ADC66bit模数转换电路ADC6-TL15的版图设计集成电路（IntegratedCircuit）是电路系统与集成电路工艺之间的中间环节。通过集成电路版图设计，可以将立体的电路系统变成二维的平面图形，再经过工艺加工还原为基于硅材料的立体结构。因此，版图设计是一个上承电路系统，下接集成电路芯片制造的中间桥梁，其重要性可见一斑。随着微电子技术的突飞猛进，新技术、新工艺、新材料不断涌现，设计方法、手段、理念不断更新，版图设计已从单纯的图形设计发展为需要综合考虑各方面因素的、复杂的设计问题。自1958年美国德克萨斯仪器公司(TI)发明集成电路以来，随着硅平面技术的发展，二十世纪六十年代先后发明了双极型和MOS型两种重要的集成电路，它标志着由电子管和晶体管制造电子整机的时代发生了质的飞跃，创造了一个前所未有的具有极强渗透力和旺盛生命力的新兴产业集成电路产业。经过五十多年的发展，集成电路产业经过了三次较大的变革。从以加工制造为主导的IC产业发展的初级阶段，经过Foundry公司（晶圆厂）与IC设计公司的崛起阶段，到现今四业（设计业、制造业、封装业、测试业）分离的IC产业阶段。世界集成电路产业一直以3－4倍于国民经济增长速度迅猛发展，新技术、新产品不断涌现。目前，世界集成电路大生产已经进入纳米时代，全球多条90纳米/12英寸的生产线用于规模化生产，基于70－65纳米水平线宽的生产技术已基本成形，Intel公司的CPU芯片已经采用45纳米的生产工艺。目前，世界最高水平的单片集成电路芯片上所容纳的元器件数量已经达到80多亿个。整个集成电路产业正朝着快速、健康的方向不断发展和进步。整个的集成电路产业过程主要可分为以下几个部分：1、电路设计。前端工程师依据电路功能完成电路原理图的设计。2、前仿真。主要是电路功能的仿真，包括功耗，电流，电压，温度，压摆幅，输入输出特性等参数的仿真。3、版图设计。版图设计工程师依据所前端工程师设计的电路原理图设计版图。并对设计出来的版图进行各项验证。4、后仿真。对所画的版图进行仿真，并与前仿真比较，若达不到要求需修改或重新设计版图。此过程反复执行，直至设计出的版图满足要求。5、后续处理。将版图文件生成GDSII文件交予晶圆厂（Foundry）流片。也就是将芯片进行实际生产，包括光照、封装测试等一系列生产活动。我们所做的工作便是整个集成电路生产流程的第三四部分。是整个集成电路产业的中间环节，上接前端设计部分，下连后端生产制造，是承上启下的重要组成部分。集成电路版图设计即为根据电路功能和性能的要求，在正确选择系统配置、电路形式、器件结构、工艺方案和设计规则的情况下，尽量减小芯片面积，降低设计成本，缩短设计周期，以保证全局优化，设计出满足要求的集成电路的过程。在集成电路版图设计的过程中会考虑到器件在正常工作的条件下，根据实际工艺水平(包括光刻特性、刻蚀能力、对准容差等)和成品率要求，给出的一组同一工艺层及不同工艺层之间几何尺寸的限制，以防止掩膜图形的断裂、连接和一些不良物理效应的出现，这就是集成电路版图的设计规则（ICdesignrule）。电路设计师一般都希望电路设计得尽量紧凑，而工艺工程师却希望是一个高成品率的工艺。设计规则是使他们两者都满意的折中，设计规则是良好的规范文献，它列出了元件（导体、有源区、电阻器等）的最小宽度，相邻部件之间所允许的最小间距，线宽、覆盖、露头、凹口、面积等规则，必要的重叠和与给定的工艺相配合的其它尺寸。在设计完所需要的版图后，必要的一部就是进行设计规则检查即DRC(DesignRuleCheck)检查，来确保设计出的集成电路版图符合设计规则的要求，以防在芯片的实际生产及使用过程中出现短路等故障导致芯片无法正常工作。进行完DRC检查后还要进行LVS（LayoutVersusSchematic）检查，即集成电路版图对照电路原理图的检查。此项检查来保证版图是完全按照前端提供的电路原理图来进行设计的。由于线路及各模块布局复杂，难免会产生线路的连接错误，因此LVS检查时非常有必要的。在IC设计过程中,利用Calibre的LVS验证工具,可以快速、准确地完成版图和原理图间的一致性验证,这个工具可分离出实际版图与设计表述的差异之处,并做出清晰的报告以便做进一步的分析,有利于设计者完成对版图的修改,减少了设计流程的反复,进而显著降低设计成本、提高设计的可靠性。本次6bit模数转换器ADC6-TL15的版图设计采用的是Cadence公司的VirtuosoLayoutEditor软件进行设计，Cadence是一个大型的EDA软件，它几乎可以完成电子设计的方方面面，包括ASIC设计、FPGA设计、PCB板设计以及集成电路版图设计。Cadence在仿真、电路图设计、自动布局布线、版图设计及验证等方面有着绝对的优势。Cadence包含的工具较多几乎包括了EDA设计的方方面面。Cadence软件目前占有85%以上的市场份额，是当今主流的集成电路设计软件。本次设计所采用的是MOS型集成电路。在MOS型集成电路中MOS（金属氧化物半导体）管是最基本的组成部分，由MOS管可以组成最基本的数字电路中的非、或非、与或等基本功能的门电路，也可组成模拟电路中的运算放大器（OPAMPOperationalAmplifier）、带隙基准电流源（BANDGAP）等器件。一个完整的PMOS管由N阱（NWELL）、有源区（DIFFUSION）、多晶硅（POLY）、过孔（CONTACT）、金属线（METAL）型离子注入区（P+IMPLANT）等部、P分组成；一个完整的NMOS由P阱（PWELL）、有源区（DIFFUSION）、多晶硅（POLY）、过孔（CONTACT）、金属线（METAL）型离子注入区（N+IMPLANT）等部分组成。、NPMOS在硅材料上的剖面图如左下图所示，版图形式如图一右图表示。图一NMOS在硅材料上的剖面图如下图所示，版图形式如图二右图表示。图二可以看到，暗红色部分为有源区，中间的蓝色长方形条为多晶硅，在多晶硅两边的有源区，一边为MOS的源极（Source）、一边为MOS的漏极（Drain）（哪一端为源极以所接电位来判断）。多晶硅即为栅极（Gate）的构成材料。在外围的紫色与绿色的方框为P型离子及N型离子注入区域。图一右图中最外围的灰白色部分为N阱区域。下面以一个最简单的反相器的构成来看一下电路原理图与集成电路版图之间的联系。图三在电路原理图（Schematic）中反相器由PMOS跟NMOS两个MOS管构成，在集成电路版图（ICLayout）中是严格按照电路原理图的设计来实现的，图三右图中上半部分为PMOS，下半部分为NMOS，PMOS源极与衬底接高电位（VDD），PMOS栅极与NMOS的栅极相连并接输入端口，PMOS漏极NMOS漏极相连组成输出端口，NMOS源极与衬底接低电位（GND/VSS）。这样就形成了电路原理图在集成电路版图上的表示，也就是原理图向集成电路版图的转化，我们的任务正是根据电路功能和性能的要求，在正确选择系统配置、电路形式、器件结构、工艺方案和设计规则的情况下，尽量减小芯片面积，降低设计成本，缩短设计周期，以保证全局优化，设计出满足要求的集成电路。集成电路的发展日新月异，许多类型的信号处理已经转移到数字领域，尤其在现代通讯领域，对数字电路的应用越来越广泛。但同时又不可避免的要用到对模拟信号进行处理的模拟电路。于是就需要一个中间的转换电路来实现数字信号和模拟信号之间的转换。模拟数字转换器ADC和数字模拟转换器DAC就是一个数字世界和模拟世界的接口，来实现两种信号的互相转换。模数转换器（AnalogtoDigitalConverter），即A/D转换器，或简称ADC，通常是指一个将模拟信号转变为数字信号的电子元件。通常的模数转换器是将一个输入电压信号转换为一个输出的数字信号。由于数字信号本身不具有实际意义，仅仅表示一个相对大小，故任何一个模数转换器都需要一个参考模拟量作为转换的标准，比较常见的参考标准为最大的可转换信号大小。而输出的数字量则表示输入信号相对于参考信号的大小。模数转换器最重要的参数是转换的精度，通常用输出的数字信号的位数的多少表示。转换器能够准确输出的数字信号的位数越多，表示转换器能够分辨输入信号的能力越强，转换器的性能也就越好。目前国内已经拥有10位80Ms/s,8位125Ms/s,12位30Ms/s的高性能高速ADC。同样，高精度的ADC也进展迅速，已经可以达16位，正在向20位发展。高精度、高速A/D、D/A转换器在国防和武器系统中扮演着非常重要的角色。是雷达系统、导弹制导系统、GPS定位系统、通讯系统及电子对抗系统的基石，A/D、D/A转换器是典型的数字/模拟混合信号处理电路，是军事和航空航天、卫星、通讯、雷达、成像、显示及测试等电子系统的关键器件之一，一直是我国国防重点研究项目。然而我国对高速A/D、D/A转换器的研究还处于起步阶段，技术力量相当薄弱，与国外差距明显，加强在这方面的研究。这对发展我国混合继承SOC系统，加强我们的国防实力和军事实力，无论在经济和学术都具有重要的意义。在本设计——6bit模数转换电路ADC6-TL15中主要由模拟电路部分与数字电路部分两大部分组成。在数字电路中最基本的组成单元为CELL1,图四即为CELL1的电路原理图。图四在CELL1中又由COMP（比较放大器）、LATCH（锁存器）、MJ、INV(反相器)、NAND3(三输入与非门)、NOR2(二输入或非门)以及电阻构成。在CELL1的基础上，CELL8是由8个CELL1组成的，CELL8构成如图五所示。图五在CELL8基础上，CELL64是由8个CELL8组成的，CELL64的构成如图六所示。图六这样以CELL1为基础，以CELL64为最上层的数字上层就形成了。整个数字上层是一个由64个CELL1组成的译码矩阵，将模拟信号初步形成数字信号。CELL64的版图形式如图七所示。图七在译码矩阵的后端是解码矩阵ENCODE，如图八，ENCODE可以接收来自CELL64中每一个CELL1的输出信号，将初步形成的数字信号通过解码，生成真正意义上的六位数字信号。图八解码矩阵ENCODE的版图形式如图九所示。每一个CELL1的输出由上端向下接入（每一条浅绿色的金属线即为每个CELL1的输出信号线）ENCODE的155个MOS上。到图九为ENCODE的版图形式。图九在整个数字电路部分中，最精髓的部分就是CELL64及ENCODE的设计，这两部分涉及到的器件种类最多，器件中MOS管要求的导电沟道长度和宽度（LengthWidth）种类也是最多的，而且两个部分的关系极为紧密，对整个版图的布局形式起着着至关重要的作用。因此在两大部分的最初布局（FoorPlan）上我们狠下功夫，下大力钻研，花费了很大时间，最终使两大部分既能在整体联系上实现其基本功能，又能在整体布局上顾及其它部分的摆放，还能在宏观上体现出集成电路版图设计的美观。在数字部分中与CELL64并列的部分是时序电路TIMING部分，TIMING全部是由各种不同类型的反相器与传输门构成，其中起到延时作用的就是各种类型的反相器。反相器数量的多少及MOS管导电沟道的长度宽度，直接决定了输出信号到达的时间，TIMING部分的作用就是使基准信号通过延时电路按不同延时要求产生多种延时信号，来供给下一级电路使用。TIMING部分的电路原理图如图十所示。图十TIMING的版图表示形式如图十一所示。图十一至此，整个数字电路部分就基本构成了，图十二为整个数字电路ADC的组成框图。图十二整个数字电路部分ADC的版图表示如图十三所示。图十三在模拟电路版图设计中，由于模拟信号是连续的而且模拟器件极易受到杂波及温度的干扰，因此在设计过程中不但要考虑到设计规则，更要注重模拟电路的自身性能。模拟版图的设计原则永远是性能第一、Size第二。在模拟版图的设计过程中要