IC版图设计课程

目录第1章绪论.........................................................................11.1版图设计基础知识..........................................................................................................................11.1.1版图设计方法.....................................................................................................................11.1.2版图设计规则.....................................................................................................................11.2标准单元版图设计..........................................................................................................................2第2章：D触发器介绍.................................................................62.1D触发器简介..................................................................................................................................62.2维持阻塞式边沿D触发器..............................................................................................................62.3真单相时钟（TSPC）动态D触发器..............................................................................................7第3章0.35um工艺基于TSPC原理的D触发器设计........................................93.1电路原理图设计..............................................................................................................................93.2创建D触发器版图......................................................................................................................103.3设计规则的验证及结果................................................................................................................11第4章课程设计总结................................................................13参考文献...............................................................................................................................................141第1章绪论1.1版图设计基础知识集成电路从60年代开始，经历了小规模集成,中规模集成，大规模集成，到目前的超大规模集成。单个芯片上已经可以制作含几百万个晶体管的一个完整的数字系统或数模混合的电子系统。在整个设计过程中，版图（layout）设计或者称作物理设计（physicaldesign）是其中重要的一环。他是把每个原件的电路表示转换成集合表示，同时，元件间连接的线网也被转换成几何连线图形。对于复杂的版图设计，一般把版图设计分成若干个子步骤进行：划分为了将处理问题的规模缩小，通常把整个电路划分成若干个模块。版图规划和布局是为了每个模块和整个芯片选择一个好的布图方案。布线完成模块间的互连，并进一步优化布线结果。压缩是布线完成后的优化处理过程，他试图进一步减小芯片的面积。1.1.1版图设计方法可以从不同角度对版图设计方法进行分类。如果按设计自动化程度来分，可将版图设计方法分成手工设计和自动设计2大类。如果按照对布局布线位置的限制和布局模块的限制来分，则可把设计方法分成全定制（fullcustom）和半定制(semicustom)2大类。而对于全定制设计模式，目前有3种CAD工具服务于他：几何图形的交互图形编辑、符号法和积木块自动布图。对于两极运算放大器版图设计的例子，采用的是Tanner公司的LEdit软件。这是一种广泛使用在微机上的交互图形编辑器。设计者将手工设计好的版图草图用一个交互图形编辑器输入计算机并进行编辑。因而此方法也被分类成手工设计方法。因为手工设计方法不可避免的会产生误会，因此，必须在版图编辑后进行版图验证。版图验证包括设计规则检查DRC(adesignrulechecker)、电学规则检查ERC(aelectricsrulechecker)、版图参数提取LPE(layoutparameterextraction)、版图和原理图对照检查LVS(layoutvsschematic)。当然这些验证LEdit就可以完成。1.1.2版图设计规则电路设计师一般都希望电路设计得尽量紧凑。而工艺工程师却希望是一个高成品率的工艺。设计规则是使他们两者都满意的折衷。设计规则是良好的规范文献，他列出了2元件（导体、有源区、电阻器等）的最小宽度，相邻部件之间所允许的最小间距，必要的重叠和与给定的工艺相配合的其他尺寸。对于一种工艺，当确定其设计规则时，要考虑的因素有掩膜的对准、掩膜的非线性、片子的弯曲度、外扩散（横向扩散）、氧化生长剖面、横向钻蚀、光学分辨率以及他们与电路的性能和产量的关系。设计规则规定了在掩膜板上每个几何图形如何与彼此有关的另一块掩膜版上的图形水平对准。除了明确指出的不同点以外，所有的规则是指相应几何图形之间的最小间隔。一种设计规则是直接用微米数表示最小尺寸。但是即使是最小尺寸相同，不同公司不同工艺流程的设计规则都不同，这就使得在不同工艺之间进行设计得导出导入非常的耗费时间了。解决问题的方法一种是使用高级的CAD工具，能够便捷的实现可兼容工艺间的转换。另外可以采用第二种设计规则，由Mead和Conway［2］推广的比例设计规则，也叫做设计规则。他对整个版图设置一个参数作为所有设计规则中最小的那一个，其他设计规则的数值都是这个参数的整数倍。此参数对应不同的工艺有着不同的微米值。从而实现其他规则随着线性变化。当然他们也有缺点：(1)线性度只适用于一定的范围（比如在1~2μm之间线性有效），当超出范围很多时，规则与λ的关系已经没有线性度了。(2)保守性。由于λ规则代表了不同的工艺技术，设计规则时必须做到对于每个工艺的整套要求的全盘考虑，从而必然带来超尺寸和紧密性的减少。但是这样却可以获得更好的安全系数或改善可靠性。制定设计规则包括线宽、间距、覆盖、面积、露头和凸头等规则，他们分别给出最小线宽、最小间距、最小覆盖、最小面积、最小露头和最小凸头等数值。大多数情况下，各硅片生产厂的设计规则是各不相同的。在着手设计之前，应先拿到准备去投产的硅片生产厂的设计规则，并以他作为整个设计过程的参考。在设计高水平的CMOS电路时，这一点尤为重要。采用的是TSMC(TaiwanSemiconductorManufacturingCorporation)0.35μmn阱CMOS工艺。1.2标准单元版图设计标准单元,也叫宏单元。它先将电路设计中可能会遇到的所有基本逻辑单元的版图,按照最佳设计的一定的外形尺寸要求,精心绘制好并存入单元库中。实际设计ASIC电路时,只需从单元库中调出所要的元件版图,再按照一定的拼接规则拼接,留出规则3而宽度可调的布线通道,即可顺利地完成整个版图的设计工作了。基本逻辑单元的逻辑功能不同,其版图面积也不可能是一样大小的。但这些单元版图的设计必须满足一个约束条件,这就是在某一个方向上它们的尺寸必须是完全一致的,比如说它们可以宽窄不一,但它们的高度却必须是完全相等的,这就是所谓的“等高不等宽”原则。这一原则是标准单元设计法得以实施的根本保证。图1-1即为一个用标准单元法设计的芯片的布图情况。图中的每一个单元都是经过精心设计的等高不等宽的库单元,如“与非门”、“或门”之类。它们根据布图软件的算法和门与门之间的连线关系,排成图中具有宽窄不一布线通道的版芯形式,当两排元件之间的连线较少时,布线通道就窄些,以减少浪费;反之就宽些,以保证100%的布通率。四周的I/O压焊块个数也是根据具体需要而定的。这种结构的最大优点就是整个版芯没有冗余元件,所有内容(逻辑门、I/O压焊块、布线通道宽度)都是根据具体ASIC电路的实际需要安排上去的。库单元的版图由于宽度不受限制也不会存在门阵列宏单元中经常发生的那种半个冗余单元被浪费的情况。因此标准单元法设计的版芯面积较小。与母片机制的半定制设计方法相比,标准单元法的生产成本较高,生产周期较长,这点与全定制的设计方法相同。因为标准单元法中库单元的版图是由全套掩膜版(比如前面介绍的CMOS工艺中的12块版)组成的,而不是象半定制中是由最后4块版组成的。流片时全部工序必须从头走到尾,与全定制的情况相同。图1-1准单元法的版图布置标准单元法中一个很重要的工作是建库,繁复的建库工作需要大量人力和时间的投入。每一种逻辑功能固然需要有相应的库单元与之对应,但同一种逻辑也会因为对负载驱动能力的不同而有着不同的型号和不同的版图设计。除此之外,单元库中的每个单元都还必须具有三种描述形式:⑴单元的逻辑符号(以L表征)⑵单元的拓扑版图(以O表征)⑶单元的掩膜版图(以A表征)4图1-2“非门”的逻辑符号、拓扑版图和掩膜版图单元的逻辑符号用以建立逻辑图,单元的拓扑版图描述单元掩膜版图的外形尺寸、输入/输出口的位置与宽度(为使单元之间的连线都处于布线通道之内,单元本身的I/O口必须处于单元的上下两端),因此拓扑版图在英文中经常被称之为phantom或abstract。注意每种单元的三种描述之间名称要一一对应。采用标准单元设计集成电路时,只需调用各单元的拓扑版图即可,因为拓扑版图的简单外形大大压缩了数据的处理量,并有助于设计者的直观检查。在经过了自动布局布线的处理之后,再进行一次数据转换,将所有单元、I/O及压焊块的拓扑版图转换成各自的掩膜形式,得到最终的掩膜版图。所有的库单元设计在入库时都必须进行严格的设计规则检查和电连接性检查,保证其万无一失的正确性和可靠性。在进行库单元的设计中,有一些共同的地方需要注意:⑴单元最上端布以水平走向且贯穿整个单元的铝线,作为电源线VDD,单元最下端布以水平走向且贯穿整个单元的铝线,作为地线VSS,这样在单元拼接时,电源线和地线就以可以直接分别相连。⑵每个输入/输出端(PIN)在单元的上下两个方向都能引入或引出,以利通道布线。⑶有时由于对某些单元的性能要求不同,会要求P型管和N型管具有不同的沟道宽长比,因而无法采用阱区等高的结构。但考虑单元拼接时的拼接