数字电路实验

从这里放飞希望电子线路实验课西安电子科技大学电工电子实验中心实验项目：1.组合逻辑研究（一）2.组合逻辑研究（二）3.集成触发器4.计数器及其应用研究5.移位寄存器及其应用6.脉冲电路的产生与整形7.序列码发生器及序列码检测器的设计8.发光二极管点阵显示器的应用9.十字路口交通灯自动控制器的设计10.时钟控制器的设计11.8路彩灯移存型控制器的设计12.D/A及A/D转换器实验实验仪器的介绍**万用表的介绍万用表的介绍**稳压电源的介绍稳压电源的介绍**示波器的介绍示波器的介绍**信号源的介绍信号源的介绍**数字电路实验板的介绍数字电路实验板的介绍（（11））三用表的使用三用表的使用1)1)注意档位注意档位2)2)测量电阻注意调零测量电阻注意调零(2)稳压电源介绍(3)示波器面板介绍（4）信号源介绍(5)数字通用板的介绍1.组合逻辑研究（一）一实验目的1．了解用SSI器件实现简单组合逻辑电路的方法。2．了解编码、译码与显示的工作原理。3．掌握用MSI器件实现四位全加器的方法，并掌握全加器的应用。4．掌握用MSI器件构成译码、显示的方法。二实验所用仪器、设备1.万用表一块2.直流稳压电源一台3.数字电路实验板一块三实验说明组合逻辑电路是数字电路中昀常见的逻辑电路之一，态无关。它是根据给定的逻辑功能，设计出实现这些功能的逻辑电路。组合逻辑电路的特点，就是在任一时刻电路的输出仅取决于该时刻的输入信号，而与信号作用前电路所处的状组合逻辑电路的设计一般可按以下步骤进行：（1）逻辑抽象。将文字描述的逻辑命题转换成真值表。（2）选择器件类型。根据命题的要求和器件的功能决定采用哪种器件。（3）根据真值表和选用逻辑器件的类型，写出相应的逻辑函数表达式。当采用SSI集成门电路设计时，为了使电路昀简，应将逻辑表达式化简，并变换成与门电路相对应的昀简式；当采用MSI组合逻辑器件设计时，则不用将逻辑函数进行化简，只需将其变换成MSI器件所需要的函数形式。（4）根据逻辑函数表达式及选用的逻辑器件画出逻辑电路图。四实验内容1．用四2输入异或门74LS86和四2输入与非门74LS00组成一位全加器电路，输入加逻辑开关，输出加LED显示器，测试其功能，并记录真值表。2．用8-3线优先编码器74LS148、7段字型译码器74LS48和数码管组成编码、译码、显示电路，将编码器8个数据输入端接至实验板上的逻辑开关，记录实验结果。（一）基本命题0C3．设计一个多输出的逻辑网络，它的输入是8421BCD码，它的输出定义为：（1）f1：检测到输入数字能被3整除。（2）f2：检测到输入数字大于或等于4。（3）f3：检测到输入数字小于7。4．用MSI器件74LS283实现四位全加器电路，用译码、显示电路显示其全加和，并将结果填入表5.4中。表5.41234AAAA1234BBBB0C4C数码显示结果转换为十进制数001001010001001101101011010（二）扩展命题1.用异或门74LS86和四位全加器74LS283实现四位全减器，用译码、显示电路显示其差，并将结果填入表5.5中。表5.51234AAAA1234BBBB数码显示0100001010010010100000012.用四位全加器74LS283实现由8421码到余3码的转换，列表验证其真值表。五参考电路（一）基本命题=1=1iCiS1234561+iC&&&1234561098=1iAiB1.图5-1一位全加器电路图5-1所示电路是由四2输入与非门74LS00和四2输入异或门74LS86组成的一位全加器电路。此电路可以实现两个一位二进制数(和）相加，并考虑来自低一位的进位（），输出为本位和，为本位向高一位的进位。用逻辑表达式可表示为：iBiCiS1+iCiAiiiiCBAS⊕⊕=iiiiiiBACBAC+⋅⊕=+)(12.图5-2所示电路是用8-3线优先编码器74LS148、7段字型译码器74LS48和数码管组成的编码、译码、显示电路，依次给8个输入端送0－1信号，在数码管上观察结果，并列出真值表。74LS148&&&74LS248abcdefgacdefgbDCBA1LTBI/RBORBI7I6I5I3I2I1I0ICCV1684I1K2Y1Y0YST2K3K4K5K6K7K8K图5－2编码、译码与显示电路3.逻辑表达式如下所示：321fff、、DCBACAfBAfDCBACDBDBCADf++=+=+++=321根据此表达式画图即可。4.74LS283和译码、显示电路如图5-3所示。B4B3B2B1A4A3A2A174LS283F4F3F2F1C0C4LTRBOBI/RBI74LS248aabbcdcdeeffgg1图5-32.组合逻辑研究（二）一实验目的1．了解译码器、数据选择器的工作原理及其功能。2．掌握用译码器、数据选择器实现组合逻辑电路的方法。二实验仪器1.万用表一块2.直流稳压电源一台3.数字电路实验板一块三实验说明本实验主要用了两种MSI器件：译码器和数据选择器，分别予以介绍。1.译码器我们这里介绍的是通用译码器。译码器是一个多路输入、多路输出的组合逻辑电路，其功能是将输入的一组二进制代码译成与其相应的特定含义（如十进制、地址线、指令等）。常见的MSI译码器有2-4译码器（74LS139）、3-8译码（74LS138）、4-16译码器（74LS154）等。下面主要介绍3-8译码器74LS138。74LS138218765439161514131211100A2AAG21GGND6Y5Y4Y3Y2Y1YCCV1A7Y0YBG2图5-574LS138管脚图2.数据选择器数据选择器又称多路开关（MUX），是一个多路输入，单端输出（有的具有互补输出端）的组合逻辑器件。其工作原理类似于一个单刀多掷开关，在地址码（或称选择输入端）的控制下将某一路的输入作为输出，以实现多通道数据传输。数据选择器有74LS157（四2选1MUX），74LS153（双4选1MUX），74LS151（8选1MUX），74LS150（16选1MUX）等。这里主要介绍8选1数据选择器74LS151。74LS151218765439161514131211100A2A3D2D1DGNDEWY7D6D5DCCV1A0D4D图5-674LS151外引线排列图四实验内容（一）基本命题1．用3-8译码器74LS138和门电路组成8位地址译码器，要求74LS138的输出分别被译中时，输入8根地址线的状态相应为A8H、A9H、…、AFH。K2．第题中，74LS138的输出分别被译中时，输入10根地址线的状态相应的为2E0H、2E1H、、2E7H。13．用8选1数据选择器74LS151实现函数4．用双2-4译码器74LS139实现一个一位全减器。ABCCBBAF++=（二）扩展命题1、用两片3-8译码器74LS138实现4-16译码。2、用3-8译码器实现函数：∑∑==)7,6,5,4,2,1()6,4,1(21mFmF3、用3-8译码器74LS138和门电路设计一个数字显示报警电路，要求：用译码、显示电路来显示，装置共有三个报警信号，当第一路有报警信号时，数码管显示1；当第二路有报警信号时，数码管显示2；当第三路有报警信号时，数码管显示3；当有两路或两路以上有报警信号时，数码管均显示8；当无报警信号时，数码管显示0。五、参考电路（一）基本命题74LS1380Y1Y3Y4Y5Y6Y2Y7Y2A1A0AAE2BE21E0D2D1D3D&000&0004D&00005D6D7D1.图5-72.原理如命题13.先将函数展开成昀小项表达式：7541),,(mmmmCBAF+++=74LS151D0D1D2D3D4D5D6D7A0A1A2SABCYYFF1图5-84.全减器真值表如下：00000001110101101101nCnD100101010011000111111+nCAB3.集成触发器一实验目的1.熟悉常用触发器的基本结构及其逻辑功能。2.能用触发器设计基本的时序逻辑电路。二实验所用仪器、设备1．万用表一块2.直流稳压电源一台3.函数信号发生器一台4.双踪示波器一台5.数字电路实验板一块三实验说明触发器是组成时序逻辑电路的昀基本逻辑单元，在数字系统和计算机中有着广泛的应用，集成触发器不仅作为独立的集成元件被大量使用，而且还是组成计数器、移位寄存器或其它时序电路的基本单元电路。触发器按结构分主要有钟控式、维持阻塞式、主从式和边沿触发式四种，按功能可分为RS触发器、D触发器、JK触发器、T和触发器等，按触发方式分有边沿触发和电平触发两种。1.D触发器D触发器的逻辑符号如图5-9所示，触发器的次态决定于CP脉冲上升沿到来之前D的状态，即DQn=+1DCPDRDSQQ图5-9D触发器2．JK触发器JK触发器的逻辑符号如图5-10所示。它的基本结构形式有主从式和边沿触发两种，且多为边沿触发，一般情况下是在CP脉冲的下降沿触发翻转的。触发器次态取决于下列方程：nnnQKQJQ+=+1CPDRDSQQJK图5-10JK触发器四实验内容（一）基本命题1.用双D触发器74LS74构成一个异步的四进制减法计数器，并进行逻辑功能的验证（1）用单脉冲输入，触发器状态用指示灯显示。（2）用1KHZ连续脉冲输入，用示波器比较其输入、输出信号波形。2.用双JK触发器74LS76构成一个同步四进制加法计数器，并进行逻辑功能的验证。（1）用单脉冲输入，触发器状态用指示灯显示。（2）用1KHZ连续脉冲输入，用示波器比较其输入、输出信号波形。3．用双JK触发器74LS76，设计一个单次脉冲发生器。要求将频率高的系列脉冲和手控触发脉冲分别作为两个触发器的时钟脉冲输入。只要手控脉冲送出一个脉冲（高电平一次或低电平一次），单次脉冲发生器就送出一个脉冲，该脉冲与手控触发脉冲的时间长短无关。4．用双JK触发器74LS76和门电路设计三相脉冲信号源电路。要求电路输出三相脉冲源，其中超前，超前，与反相。321φφφ、、1φ2φ0902φ3φ0901φ3φ（二）扩展命题条件：给定器件为双D触发器（74LS74）1只，双JK触发器（74LS76）2只，四2输入与非门（74LS00）1只，三3输入与非门（74LS10）1只，四2输入与门（74LS08）1只，六反相器（74LS04）1只，七段字型译码器（74LS48）1只，共阴极数码管（LTS-547RF）1只。1．用双D触发器74LS74和与非门74LS00设计一个广告流水灯同步时序电路，广告流水灯有四个灯，这四个灯始终是一暗三明且暗灯循环右移，其状态图如图5-11所示，图中¤表示灯亮，◎表示灯暗。1CP◎¤¤¤2CP¤◎¤¤3CP¤¤◎¤4CP¤¤¤◎图5-11广告流水灯状态图2．用两片JK触发器和门电路设计一个8421码的同步十进制加法计数器，并进行以下实验：(1)将计数器的四个输出端加至由74LS48与数码管组成的译码、显示电路的输入端，CP用实验板上的1HZ脉冲信号，观察显示结果。(2)加入1KHZ方波信号作为时钟信号，观察并记录输入、输出号的波形。五参考电路1.图为用双D触发器74LS74实现二分频功能VCCDRDDSCPQQ图5-122.图为用双J-K触发器74LS76实现四分频功能JKJKQQQQCPVCCDSDS图5-134.=1000JKJKQQQQCPDRDR3φ2φ图5-154.计数器及其应用研究一实验目的1．熟悉计数器的工作原理，掌握中规模计数器（MSI）逻辑功能及其应用。2．掌握计数器的级联方法，并会用中规模计数器（MSI）实现任意进制计数器。二实验仪器1．万用表一块2.直流稳压电源一台3.函数信号发生器一台4.双踪示波器一台5.逻辑分析仪一台6.数字电路实验板一块三实验说明计数器是一种使用相当广泛的功能器件，现在无论是TTL还是CMOS集成电路，都有品种齐全的MSI计数器。在这一节实验中，我们所用计数器均为TTL器件，因此，以下介绍实验中所用的几种计数器。1．74LS90—异步二-五-十进制计数器74