dsp考试试题

1，国内常用DSP一词来指（数字信号处理器）2，DSP是一种特殊结构的（微处理器）,快速实现各种数字信号处理。3，中央算术逻辑部分的主要构成有：（中央算术逻辑单元）（32位累加器）（输出定标移位器）。课本：p224，系统控制和状态寄存器－SCSR1,映射到数据存储器空间地址为（7018h）课本p315，LF2407DSP具有（3）个不可屏蔽中断和（6）个可屏蔽中断，且中断优先级最高的中断名称是（reset）。课本p34.6，CPU中断寄存器包括：（中断标志寄存器）和（中断控制寄存器）课本：p40。7，F240x流水线具有4个独立的阶段（取指令）（指令译码）（取操作数）（指令执行）。课本p56.8，F240x指令采用三种基本的存储器寻址方式：（立即寻址方式）（直接寻址方式）（间接寻址方式）课本P61.9，解释语句含义：RPT#49;--------（）ADD#65534,2;-------（）课本：p6310，同传统的单片机处理方法相似，DSP中断处理的方法也有两种（查询）（回调）11，项目文件保存时后缀（*.pjt），命令文件后缀（*.CMD）。课本P10312，开发一个DSP的C语言应用程序，需要4种类型的文件（C语言文件）（汇编语言文件）（头文件）（命令文件）。13，F240x系列DSP有两个状态寄存器（ST0）（ST1），其中一寄存器状位CNF决定B0的作用，当CNF=1时，B0映射为（程序）存储空间。课本P2614，数字I/O脚的功能通过（9）个16位控制寄存器来控制，控制寄存器分为两大类（I/O端口复用控制寄存器（MCRx））、（数据和方向控制寄存器（PxDATDIR））。课本p151.15，I/O口复用控制寄存器A,B,C地址分别为（7090h）（7092h）（7094h）。课本P153。16，每个F240x器件都包括两个事件管理模块（EVA）和（EVB），事件管理模块包括（通用定时器）（比较单元）（捕获单元）（正交编码脉冲电路）。17，通用定时器的4种操作模式：（停止/保持模式）（连续增计数模式）（定向增/减计数模式）（连续增/减计数模式）课本P19118，当工作于（连续增/减）计数模式时，通用定时器产生对称波形。课本P19619，外部输入时钟为6MHz，经DSP内部锁相环4倍频为（24MHz），通用定时器1预分频因子为64，延时1ms周期寄存器初值为（0177h）。20，脉宽调制电路PWM是（16）位寄存器，最小死区宽度为（1）个CPU时钟周期。课本P20921，看门狗定时器时钟频率是CPU时钟频率的（1/512倍）22，SPI模块有4种时钟方案分别是（无延时的下降沿）（有延时的下降沿）（无延时的上升沿）（有延时的上升沿）课本P26523已知系统时钟频率SYSCLK=24MHz，现要将SPI的波特率设置为3Mb/s，则SPIBRR=（7h）。课本P27024，MAX5741有两种工作模式分别是（低功耗的睡眠模式）（正常的3线串行工作模式）课本P28125，SCI模块有两种唤醒多处理器方式分别是（空闲线）（地址位唤醒）课本P29126，F240x系列可提供（汇编语言）和（C/C++语言）编写源程序。27，F240x系列中断可分为（可屏蔽中断）和（非屏蔽中断）两大类。28，目前TI公司主推的DSP有：（定点TMS320C2000）系列、（定点TMS320C5000）系列和（浮点TMS320C6000）系列。课本p129，F240x系列DSP的设计基于（增强的哈佛）结构。课本P2730，比较单元的输入包括（控制单元的控制信号）、（通用定时器1和3及其下溢和周期匹配信号）和（复位信号）。课本P20531，TMS320LF2407实验开发系统兼具（教学实验）和（产品开发）两种功能。课本P14332，F240x器件有两种类型的转移、调用和返回：（无条件）和（有条件）。课本P5733，F240x器件程序地址产生逻辑使用5个硬件，分别为（程序计数器）、（程序地址寄存器）、（堆栈）、（微堆栈）和（重复计数器）。课本P5334，通用定时器的周期寄存器的地址为(7403h(T1PR))、（7407h(T2PR)）、（7503h（T3PR））和（7507h（T4PR））。课本P18835，每个通用定时器都可以独立地用于提供（1）个PWM输出通道，因此，通用定时器最多可提供（4）个PWM输出。课本P19836，程序中所有与DSP硬件有关的寄存器都用（指针）方式寻址。课本P20137，比较单元的比较操作模式由（比较控制寄存器COMCONx）决定。课本P20538，事件管理模块可同时产生多达（8）路的PWM波形输出。课本P20939，死区单元的输入分别是（PH1）、（PH2）和（PH3）。课本P21140，边沿触发或非对称PWM信号的特性由（PWM周期中心非对称的调制脉冲）规定。课本P21341，CCS集成开发环境不能直接将（汇编源代码）或（C语言源代码）文件Build生成DSP可执行代码。课本P10342，用．Text定义的段通常包含（可执行代码）。课本P10943，F2407实验开发系统由具有（JTAG接口）的仿真器和（实验开发板）构成。课本P14344，（键盘）和（显示器）是人机交互信息的主要途径。课本P14545，F2407系列共有（6）个数据和方向控制寄存器。课本P15546，中断服务子程序有两级：（通用中断服务子程序GISR）和（特定中断服务子程序SISR）。课本P3947，有三种因素导致中断响应的延迟，这三种因素分别为（外设同步接口时间）（CPU响应时间）和（ISR转移时间）。课本P4048，F240x器件有（外部复位引脚复位）和（程序监视定时器复位）两个复位源。课本P5049，通过使用RECT指令，用户可向（子程序）或（中断服务程序）提供多于一个的可能返回路径。课本P5950，TMS320C24x提供4种间接寻址选项，分别为（不增不减）、（增1或减1）、（增加或减去索引量）和（增加或减去索引量且反向进位）。课本P6451，用于修改辅助寄存器内容的特定指令有（LAR）、（ADRK）、（SBRK）和（MAR）。课本P6552，在的运行环境中，编译器分为（系统配置）（已安装的仿真器类型）及（设置命令）3大部分。课本P9753，在CCS集成开发环境中，常用的工作窗口有（文件窗口）、（反汇编程序窗口）、（CPU寄存器窗口）、（存储器窗口）以及（观察窗口）等。课本P10754，头文件中定义DSP系统用到的一些寄存器映射地址，用户用到的（常量）和用户自定义的（寄存器）都在该文件中定义。课本P11155，命令文件实现对（程序存储器空间）和（数据存储器空间）的分配，其常用的伪指令有（MEMORY）和（SECTIONS）。课本P12356，F2407芯片自带CAN控制器，在无外部CAN总线设备连接情况下，可以通过设置内部寄存器的（自测试位），来实现CAN控制器的（自发/自收）功能。课本P14657，自测试模式用来检测ADC引脚的（短路/开路）。在这种情况下，采样周期为正常模式的（2）倍。课本P24758，若已知系统时钟频率SYSCLK=24MHz，现要用波特率为9600b/s进行RS-232通信，则波特率选择寄存器的值为（138h）。课本P30059，串行外设接口支持（125）种不同的波特率和（4）种不同的时钟方式。课本P27060，SPI波特率设置寄存器（SPIBRR）决定着网络发送和接收的（位传输率），SPI可选择（126）种不同的数据传输率。课本P26861，ADC的排序器包括两个独立的最多可选择（8）个模拟转换通道的排序器（SEQ1）和（SEQ2）。课本P23862，排序器可以在两种工作方式下产生中断，这两种方式由ADCTRL2寄存器中的（中断模式控制位）决定。课本P24363，如果ACQPS3～ACQPS0位段域的值全为0，即预定标器的值为1，并且CPS为0时，PS时钟将同（CPU时钟）一样。课本P24564，BRR=1～65535时的串行通信接口异步波特率为（SYSCLK/[(BRR+1)×8]），其中BRR等于（SYSCLK/(SCI异步波特率×8)-1）。课本P30065，在空闲多处理器协议中（ADDR/IDLEMODE=0），数据块被块间的时间间隔分开，该时间间隔比（块中数据帧之间）的时间间隔要长。课本P29566，SCI模块有两个多处理器通信协议，即（空闲线多处理器模式）和（地址位多处理器模式）。课本P29367，正交编码脉冲电路的时基可由（通用定时器2）提供。课本P23268，如果CPA1/QEP1（EVB模块为CAP4/QEP3）输入是先导序列，则通用定时器进行（增）计数；如果CPA2/QEP2（EVB模块为CAP5/QEP4）输入是先导序列，则通用定时器进行（减）计数。课本P23369，在使用空间矢量PWM时，应满足的边界条件是（CMPR1≤CMPR2≤T1PR）。课本P21670，在对称PWM波形发生的一个周期内通常有（2）次比较匹配。课本P214名词解释：1，SPI：SPI是一个高速、同步串行I/O口，它允许长度可编程的串行位流（1~16位）以可编程的位传输速度移入或移出器件。2，DSP：数字信号处理器。是一种独特的微处理器,是以数字信号来处理大量信息的器件3,CALU：中央算术逻辑单元4,流水线操作：指令流水线由发生于指令执行期间内的总操作序列组成。F240x流水线具有4个独立的阶段：取指令、指令译码、取操作数以及指令执行。由于4个阶段是独立的，所以这些操作可以重叠。在任何给定的操作之内，1~4条指令可以被激活，每条指令处于不同的阶段。5，捕获单元简答题：一，假中断向量概念及产生假中断的原因；课本p39.（1）假中断向量是保持中断系统完整性的一个特性。当一个中断已被响应，但无外设将中断向量地址偏移量装入外设中断向量寄存器PIVR中时，假中断向量0000h被装入PIVR。（2）原因：执行一个软件中断指令INTR，使用参数1~6，用于请求服务6个可屏蔽中断级（INT1~INT6）之一；b.中断请求线发生故障，外设发出中断请求，而其INTn标志位却在CPU应答请求之前已经被清0，因此中断响应时，没有外设向PIVR装入中断向量地址偏移量，此时向PIVR中装入假中断向量。二，简述捕获单元特性；课本p221（1）1个16位的捕获控制寄存器CPACONx（可读/写）。（2）1个16位的捕获FIFO状态寄存器CAPFIFOx（3）可选择通用定时器1/2（对EVA）或者3/4（对EVB）作为时基。（4）6个16位2级深的FIFO栈（CAPxFIFO）,每个捕获单元一个。（5）3个施密特触发器输入引脚（对于EVA，CAP1、2、3；对于EVB，CAP4、5、6），每个捕获单元一个输入引脚。（6）用户定义的跳变检测方式（上升沿、下降沿或者上升下降沿）。（7）6个可屏蔽的中断标志位，每个捕获单元一个。三，简述正交编码脉冲电路；课本p232每个EV模块都有一个正交编码脉冲电路。该电路被使能后，可以再编码和计数引脚CAP1/QEP1和CAP2/QEP2（对于EVA模块）或CAP4/QEP3和CAP5/QEP4（对于EVB模块）上输入正交编码脉冲。正交编码脉冲电路可用于连接光电编码器以获得旋转机械的位置和速率等信息。四，在双排序器模式下用SEQ1进行A/D转换。课本P240五，简述串行外设接口时钟方式的选择；课本p271（1）无延时的下降沿：串行外设接口在SPICLK信号下降沿发送数据，而在SPICLK信号上升沿接收数据。（2）有延时的下降沿：串行外设接口在SPICLK信号下降沿之前的半个周期时发送数据，而在SPICLK信号下降沿接收数据。（3）无延时的上升沿：串行外设接口在SPICLK信号上升沿发送数据，而在SPICLK信号下降沿接收数据。（4）有延时的上升沿：串行外设接口在SPICLK信号上升沿之前的半个周期时发送数据，而在SPICLK信号上升沿接收数据。六，简述使用CCS开发应用程序的一般步骤；答案：课本p126及结合