第三章-组合逻辑电路

本章重点与难点：重点：本章重点有两个：一是组合逻辑电路的基本分析、设计方法。二是常用组合电路的附加功能（如：使能端、片选端等）。难点：实际逻辑问题的数学抽象；各种中规模集成电路器件的真值表的阅读和理解。3.1组合逻辑电路概述数字电路就结构和工作原理而言，可分为组合逻辑电路时序逻辑电路—无记忆元件—有记忆元件定义：任意时刻的输出状态只决定于该时刻的输入状态，而与原电路的状态无关。组合逻辑电路X1X2X3:XnZ1Z2Z3:ZmZ1=f1(X1,X2,…Xn）Z2=f2(X1,X2,…Xn）Zm=fm(X1,X2,…Xn）它们之间的关系是：……根据逻辑图，写出逻辑函数的表达式，然后列出真值表，经卡诺图化简变换后，得知电路功能。这个过程就是组合逻辑电路的分析。1、概述3.2组合逻辑电路的分析分析的目的：是为了确定电路的的逻辑功能。(1)由逻辑图写出各输出端的逻辑表达式；(2)化简和变换各逻辑表达式；(3)列出真值表；(4)根据真值表和逻辑表达式对逻辑电路进行分析，最后确定其功能。2.组合逻辑电路的分析步骤：化简得出结论（逻辑功能）。逻辑电路图写出逻辑表达式分析方法：3.2组合逻辑电路的分析BAZ)(CBAL1000011101111000111011101001110010100000CBA例1已知逻辑电路如图所示，分析该电路的功能。=1=1LBCAZCZL1.根据逻辑图，写出输出逻辑表达式2.列写真值表。3.确定逻辑功能：解：CBA)(CBA电路具有为奇校验功能。3.2组合逻辑电路的分析一个双输入端、双输出端的组合逻辑电路如图所示，分析该电路的功能。Z2Z3SBAZ1C&&&&1ABABAABB2323SZZZZ()()AABBAB1CZAB输入输出ABSC00011011逻辑功能：AABBABABABAB3.2组合逻辑电路的分析解：例200101001半加器C&2&3≥15ABF&1&4例3：分析下图的逻辑功能CABCBABCAABCF)(CBAABCCBAABC只有当A，B，C全相同时，输出才为“1”，否则为“0”。此电路为“判一致电路”1F2F3F4F[例4]如图所示是一个可用于保险柜等场合的密码锁控制电路。开锁的条件是：(1)要拨对密码；(2)要将开锁控制开关S闭合。如果以上两个条件都得到满足，开锁信号为1，报警信号为0，锁打开而不发出报警信号。拨错密码则开锁信号为0，报警信号为1，锁打不开而警铃报警。试分析该电路的密码是多少。(开锁信号)(报警信号)AB11&1&&CD1F2FV5SkΩ1AB11&1&&CD1F2FV5SkΩ1BCDCBADCBADCBA1DCBA1开锁信号报警信号121FDCBAFDCBADCBAF11当A=1B=0C=0D=1时，F1=1密码:1001密码拨对时，F1=1,F2=0密码拨错时，F1=0,F2=1断开S时，F1=0,F2=0密码锁电路不工作。[解]S闭合后为“1”BA1CYXZ11&&&&&&例5试分析下图所示组合逻辑电路的逻辑功能。解：1、根据逻辑电路写出各输出端的逻辑表达式，并进行化简和变换。X=ABABAYCACAZ2、列写真值表BABACACAX=A真值表111011101001110010100000ZYXCBA000011110011110001011010BABAYCACAZ这个电路逻辑功能是对输入的二进制码求反码。最高位为符号位，0表示正数，1表示负数，正数的反码与原码相同；负数的数值部分是在原码的基础上逐位求反。3、确定电路逻辑功能真值表111011101001110010100000ZYXCBA0000111100111100010110103.2组合逻辑电路的设计一.组合逻辑电路的设计步骤1.根据实际逻辑问题确定输入、输出变量，并定义逻辑状态的含义；2.根据输入、输出的因果关系，列出真值表；3.由真值表写出逻辑表达式，根据需要简化和变换逻辑表达式；4.画出逻辑图。3.2组合逻辑电路的设计一.组合逻辑电路的设计步骤原则：最简（要求所用器件的种类和数量都尽可能少，且器件之间的连线也最少)。根据题意列真值表逻辑式化简卡诺图化简画逻辑电路图写最简逻辑式二.设计举例试用与非门和反相器设计一个优先排队电路。火车有特快、直快和慢车。它们进出站的优先次序是：特快、直快、慢车，同一时刻只能有一列车进出。解：例1当特快A=1时，无论直快B，慢车C为何值，LA=1，LB=LC=0；当直快B=1，且A=0时，无论C为何值，LB=1，LA=LC=0；当慢车C=1，且A=B=0时，LC=1，LA=LB=0。3）根据题意，变换成与非形式ABCLALBLC0000001××10001×010001001经过逻辑抽象，可列真值表：2）写出逻辑表达式。CBALBALALCBA，，CBALBALALCBA，，1）由题意进行逻辑抽象。二.设计举例4）画出逻辑电路图。ABC&1&LB111LCLACBABACBALBALALCBA，，设计一个表决电路，该电路输入为A、B、C，输出是L。当输入有两个或两个以上为1时，输出为1，其他情况输出为0。用与非门设计该表决电路。解：例2LABC+5V要设计的逻辑电路二.设计举例设计一个表决电路，该电路输入为A、B、C，输出是L。当输入有两个或两个以上为1时，输出为1，其他情况输出为0。用与非门设计该表决电路。解：例21）根据题意可列出真值表。2）画出卡诺图。001001110001111001ABC3）简化和变换逻辑表达式L=AB+AC+BCABCL00000101001110010111011100010111BCACAB二.设计举例3）简化和变换逻辑表达式BCACABBCACABL=AB+AC+BC4）画出逻辑电路图。ABC&&&&L某董事会有一位董事长和三位董事，就某项议题进行表决，当满足以下条件时决议通过：有三人或三人以上同意；或者有两人同意，但其中一人必须是董事长。试用两输入与非门设计满足上述要求的表决电路。例3解1)逻辑抽象。2)列出真值表；3)画出卡诺图，求输出L的表达式；假设：用变量A、B、C、D表示输入，A代表董事长，B、C、D代表董事，1表示同意，0表示不同意；用L表示输出，L＝1，代表决议通过，L＝0，代表不通过。4)画出由与非门组成的逻辑电路。2.设计举例L=AB+AC+AD+BCD输入出ABCDL00000001001000110100010101100111输入出ABCDL10001001101010111100110111101111011111112)列出真值表3)画出输出L的卡诺图并化简得BCDABAD4)画出由与非门组成的逻辑电路。00000001ACL=AB+AC+AD+BCDCDBADACABL4)画出由与非门组成的逻辑电路。例4：设计一个三变量奇偶检验器。要求:当输入变量A、B、C中有奇数个同时为“1”时，输出为“1”，否则为“0”。用“与非”门实现。(1)列逻辑状态表(2)写出逻辑表达式取Y=“1”(或Y=“0”)列逻辑式取Y=“1”对应于Y=1，若输入变量为“1”，则取输入变量本身(如A)；若输入变量为“0”则取其反变量(如A)。0000ABCY0011010101101001101011001111CBACBACBACBAYABCCBACBACBAYBCACBACBACBA(3)用“与非”门构成逻辑电路在一种组合中，各输入变量之间是“与”关系各组合之间是“或”关系ABC00100111101111由卡诺图可知，该函数不可化简。0000ABCY00110101011010011010110011113.3常用组合逻辑电路及中规模集成器件3.3.1编码器3.3.2译码器3.3.3数据选择器3.3.4加法器3.3.5比较器3.3.1编码器编码：赋予二进制代码特定含义的过程称为编码。如：8421BCD码中用1000表示数字8编码器：具有编码功能的逻辑电路。编码器的逻辑功能：能将每一组输入信息变换为相应二进制的代码输出。•如4线-2线编码器：将输入的4个状态分别编成4个2位二进制数码输出；•如8-3编码器：将输入的8个状态分别编成8个3位二进制数码输出；•如BCD编码器：将10个输入分别编成10个4位8421BCD码输出。编码器的分类：普通编码器：任何时候只允许一个编码输入信号有效，否则输出就会发生混乱。优先编码器：允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。普通编码器优先编码器3.3.1编码器I0I1I2I31111&&&≥1≥1Y0Y1&1.普通4线─2线编码器（1）逻辑图3.3.1编码器1.普通4线─2线编码器（2）逻辑框图I0I1I2I34输入Y1Y0二进制码输出编码器的输入为高电平有效（3）逻辑功能表I0I1I2I3Y1Y01000010000100001Y1Y000011011321032101IIIIIIIIY321032100IIIIIIIIY3.3.1编码器该电路存在的问题：•当所有的输入都为0时，电路的输出Y1Y0=？Y1Y0=00•和真值表中第一行的输出编码相同，无法区分是哪个输入信号的编码。I0I1I2I31111&&&≥1≥1Y0Y1&•普通编码器不能同时输入两个以上的有效编码信号1.普通4线─2线编码器3.3.1编码器2345678901S0S1S2S3S4S5S6S7S8S9VCC1kΩ×10&&&&≥1&GSDCBA十个按键输出代码控制使能标志2.键盘输入8421BCD码编码器（1）逻辑图（2）功能表输入输出S0S1S2S3S4S5S6S7S8S9ABCDGS111111111100000111111111010011111111110110001111111101101111111111011101101111110111101011111101111101001111011111100111110111111100101101111111100011011111111100001该编码器为输入低电平有效2.键盘输入8421BCD码编码器3.优先编码器优先编码器的提出：如果有两个或更多输入信号有效，将会出现输出混乱。必须根据轻重缓急，规定好这些外设允许操作的先后次序，即优先级别。识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为优先编码器。4线─2线优先编码器（设计）（1）列出功能表输入输出I0I1I2I3Y1Y0100000×10001××1010×××11133210IIIIY3321IIIY高低（2）写出逻辑表达式（3）画出逻辑电路（略）3.优先编码器3.3.2译码器译码：译码器的分类：唯一地址译码器将一系列代码转换成与之对应的有效信号。二进制译码器二—十进制译码器显示译码器常见的唯一地址译码器：译码是编码的逆过程，即将某个二进制码翻译成特定的信号，即电路的某种状态。译码器的概念与分类译码器：具有译码功能的逻辑电路称为译码器。1.二进制译码器x0x1xn-1y0y11nyEI使能输入二进制译码器当使能输入端EI为有效电平时，对应每一组输入代码，只有其中一个输出端为有效电平，其余输出端则为相反电平。n个输入端1个使能输入端EI2n个输出端3.3.2译码器2.2线─4线译码器的逻辑电路&&&&111EIBA输入输出EIABY0Y1Y2Y3H××HHHHLLLLHHHLLHHLHHLHLHHLHLHHHHHLBAEIY0Y0Y1Y2Y3功能表BAEIY1BAEIY2ABEIY3集成电路译码器1.74138集成译码器G1G2AG2BABC111111&&&&&&&&Y0Y1Y2Y3Y4Y5Y6Y71&12345678910111213141516ABC