逻辑电平接口设计规范

1Q/DKBA深圳市华为技术有限公司技术规范Q/DKBA0.200.035-2000逻辑电平接口设计规范22000-06-20发布2000-06-20实施深圳市华为技术有限公司发布Q/DKBA0.200.035-20003本规范起草单位：各业务部、研究技术管理处硬件工程室。本规范主要起草人如下：赵光耀、钱民、蔡常天、容庆安、朱志明，方光祥、王云飞。在规范的起草过程中，李东原、陈卫中、梅泽良、邢小昱、李德、梁军、何其慧、甘云慧等提出了很好的建议。在此，表示感谢！本规范批准人：周代琪本规范解释权属于华为技术有限公司研究技术管理处硬件工程室。本规范修改记录：Q/DKBA0.200.035-20004目录1、目的52、范围53、名词定义54、引用标准和参考资料65、TTL器件和CMOS器件的逻辑电平85.1：逻辑电平的一些概念85.2：常用的逻辑电平95.3：TTL和CMOS器件的原理和输入输出特性95.4：TTL和CMOS的逻辑电平关系106、TTL和CMOS逻辑器件126.1：TTL和CMOS器件的功能分类126.2：TTL和MOS逻辑器件的工艺分类特点136.3：TTL和CMOS逻辑器件的电平分类特点136.4：包含特殊功能的逻辑器件146.5：TTL和CMOS逻辑器件的选择156.6：逻辑器件的使用指南157、TTL、CMOS器件的互连177.1：器件的互连总则177.2：5VTTL门作驱动源207.3：3.3VTTL/CMOS门作驱动源207.4：5VCMOS门作驱动源207.5：2.5VCMOS逻辑电平的互连208、EPLD和FPGA器件的逻辑电平218.1：概述218.2：各类可编程器件接口电平要求218.3：各类可编程器件接口电平要求218.3.1：EPLD/CPLD的接口电平218.3.2：FPGA接口电平259、ECL器件的原理和特点359.1：ECL器件的原理359.2：ECL电路的特性369.3：PECL/LVPECL器件的原理和特点379.4：ECL器件的互连389.4.1：ECL器件和TTL器件的互连389.4.2：ECL器件和其他器件的互连399.5：ECL器件的匹配方式399.6：ECL器件的使用举例419.6.1：SYS100E111的设计419.6.2：SY100E57的设计42Q/DKBA0.200.035-200059.1：ECL电路的器件选择439.2：ECL器件的使用原则4310、LVDS器件的原理和特点4510.1：LVDS器件简介4510.2：LVDS器件的标准4510.2.1：ANSI/TIA/EIA-6444510.2.2：IEEE1596.3SCI-LVDS4610.3：LVDS器件的工作原理4610.4：LVDS的特点4710.5：LVDS的设计4810.5.1：LVDS在PCB上的应用4810.5.2：关于FAIL-SAFE电路的设计4810.5.3：LVDS在电缆中的使用4910.5.4：LVDS在接插件中的信号分布和应用5010.6：LVDS信号的测试5110.7：LVDS器件应用举例5210.7.1：DS90CR217/218的设计5210.7.2：DS92LV1021/1201的设计5211、GTL器件的原理和特点5511.1：GTL器件的特点和电平5511.2：GTL信号的PCB设计5611.2.1：GTL常见拓扑结构5611.2.2：GTL的PCB设计5711.3：GTL信号的测试5911.4：GTL信号的时序5912、附录6013、附件列表61Q/DKBA0.200.035-20006深圳市华为技术有限公司技术规范Q/DKBA0.200.035-1999逻辑电平接口设计规范摘要：本规范介绍了在硬件开发过程中会涉及到的各类逻辑电平，如TTL、CMOS、ECL、LVDS、GTL等，解释了它们的输入输出特性、各种接口参数以及设计时要注意的问题等。关键词：逻辑电平、TTL、CMOS、ECL、LVDS、GTL主要章节写作人员：第5章：由蔡常天编写第6章：由朱志明编写第7章：由赵光耀、王云飞编写第8章：由荣庆安编写第9章：由方光祥、王云飞编写第10章：由钱民编写第11章：由钱民编写本规范昀后由王云飞修改和整理。1、目的制定此规范的目的在于指导研发人员在硬件开发中如何进行逻辑电平接口设计，并同时实现硬件开发的技术资源的共享，从而提高研发人员开发的效率和开发的质量。2、范围本规范适用于公司所有的产品。3、名词定义JEDEC：JointElectronDeviceEngineeringCouncil，联合电子设备工程协会。逻辑电平：有TTL、CMOS、ECL、PECL、GTL；RS232、RS422、LVDS等。Q/DKBA0.200.035-20007TTL：Transistor-TransistorLogicCMOS：ComplementaryMetalOxideSemicondutorLVTTL：LowVoltageTTLLVCMOS：LowVoltageCMOS：ECLEmitterCoupledLogic，PECL：Pseudo/PositiveEmitterCoupledLogicLVDS：LowVoltageDifferentialSignalingGTL：GunningTransceiverLogicBTL：BackplaneTransceiverLogicETL：enhancedtransceiverlogicGTLP：GunningTransceiverLogicPlusS-SchottkyLogicLS-Low-PowerSchottkyLogicCD4000-CMOSLogic4000AS-AdvancedSchottkyLogic74F-FastLogicALS-AdvancedLow-PowerSchottkyLogicHC/HCT-High-SpeedCMOSLogicBCT-BiCMOSTechnologyAC/ACT-AdvancedCMOSLogicFCT-FastCMOSTechnologyABT-AdvancedBiCMOSTechnologyLVT-Low-VoltageBiCMOSTechnologyLVC-LowVoltageCMOSTechnologyLV-Low-VoltageCBT-CrossbarTechnologyALVC-AdvancedLow-VoltageCMOSTechnologyAHC/AHCT-AdvancedHigh-SpeedCMOSCBTLV-Low-VoltageCrossbarTechnologyQ/DKBA0.200.035-20008ALVT-AdvancedLow-VoltageBiCMOSTechnologyAVC-AdvancedVery-Low-VoltageCMOSLogic4、引用标准和参考资料ANSI/TIA/EIA-644（LVDS）技术标准IEEE1596.3SCI-LVDS技术标准EIA/TIA-232-F（RS232）EIA/TIA-422-B（RS422）EIA/TIA-485-A（RS485）《串行通信接口电路设计规范》，公司规范《单板带电插拔设计规范》，公司规范《逻辑器件选型规范》，公司规范Q/DKBA0.200.035-200095、TTL器件和CMOS器件的逻辑电平5.1：逻辑电平的一些概念要了解逻辑电平的内容，首先要知道以下几个概念的含义：1：输入高电平（VIH）：保证逻辑门的输入为高电平时所允许的昀小输入高电平，当输入电平高于VIH时，则认为输入电平为高电平。2：输入低电平（VIL）：保证逻辑门的输入为低电平时所允许的昀大输入低电平，当输入电平低于VIL时，则认为输入电平为低电平。3：输出高电平（VOH）：保证逻辑门的输出为高电平时的输出电平的昀小值，逻辑门的输出为高电平时的电平值都必须大于此VOH。4：输出低电平（VOL）：保证逻辑门的输出为低电平时的输出电平的昀大值，逻辑门的输出为低电平时的电平值都必须小于此VOL。5：阀值电平(VT)：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转作时的电平。它是一个界于VIL、VIH之间的电压值，对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平VIH，输入低电平VIL，而如果输入电平在阈值上下，也就是VIL～VIH这个区域，电路的输出会处于不稳定状态。对于一般的逻辑电平，以上参数的关系如下：VOHVIHVTVILVOL。6：IOH：逻辑门输出为高电平时的负载电流（为拉电流）。7：IOL：逻辑门输出为低电平时的负载电流（为灌电流）。8：IIH：逻辑门输入为高电平时的电流（为灌电流）。9：IIL：逻辑门输入为低电平时的电流（为拉电流）。扇出能力也就是输出驱动能力，通常用驱动同类器件的数量来衡量。TTL：扇出能力一般在10左右。CMOS：静态时扇出能力达1000以上，但CMOS的交流（动态）扇出能力没有这样高，要根据工作频率和负载电容来考虑决定。限制因素是输入信号上升时间：本身输出Q/DKBA0.200.035-200010电阻和下级输入电容形成积分电路影响输入信号的上升时间（输入信号从低电平上升到VIHmin所需时间），实际电路当中，尽量使被驱动输入端限制在10以内。ECL：由于ECL的工作速度高，考虑到负载电容的影响，ECL的扇出一般限制在10以内。门电路输出极在集成单元内不接负载电阻而直接引出作为输出端，这种形式的门称为开路门。开路的TTL、CMOS、ECL门分别称为集电极开路（OC）、漏极开路（OD）、发射极开路（OE），使用时应审查是否接上拉电阻（OC、OD门）或下拉电阻（OE门），以及电阻阻值是否合适。对于集电极开路（OC）门，其上拉电阻阻值RL应满足下面条件：（1）：RL（VCC－VOH）/（n*IOH＋m*IIH）（2）：RL（VCC－VOL）/（IOL＋m*IIL）其中n：线与的开路门数；m：被驱动的输入端数。5.2：常用的逻辑电平逻辑电平：有TTL、CMOS、ECL、PECL、GTL；RS232、RS422、LVDS等。如下表所示：Q/DKBA0.200.035-200011图5－1：常用逻辑电平图·其中TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列（5VTTL和5VCMOS）、3.3V系列，2.5V系列和1.8V系列。5VTTL和5VCMOS逻辑电平是通用的逻辑电平。3.3V及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平。低电压的逻辑电平还有2.5V和1.8V两种，详细见后。ECL/PECL和LVDS是差分输入输出，其详细内容见后。RS-422/485和RS-232是串口的接口标准，RS-422/485是差分输入输出，RS-232是单端输入输出，其相应的逻辑电平标准请参考公司的《串行通信接口电路设计规范》。5.3：TTL和CMOS器件的原理和输入输出特性请参看附件《TTL和CMOS器件的原理输入输出特性.lwp》5.4：TTL和CMOS的逻辑电平关系Q/DKBA0.200.035-200012图5－2：TTL和CMOS的逻辑电平图上图为5VTTL逻辑电平、5VCMOS逻辑电平、LVTTL逻辑电平和LVCMOS逻辑电平的示意图。5VTTL逻辑电平和5VCMOS逻辑电平是很通用的逻辑电平，注意他们的输入输出电平差别较大，在互连时要特别注意。另外5VCMOS器件的逻辑电平参数与供电电压有一定关系，一般情况下，Voh≥Vcc-0.2V，Vih≥0.7Vcc；Vol≤0.1V，Vil≤0.3Vcc；噪声容限较TTL电平高。JEDEC组织在定义3.3V的逻辑电平标准时，定义了LVTTL和LVCMOS逻辑电平标准。LVTTL逻辑电平标准的输入输出电平与5VTTL逻辑电平标准的输入输出电平很接近，从而给它们之间的互连带来了方便（详细内容见第7章）。LVTTL逻辑电平定义的工作电压范围是3.0－3.6V。LVC