46DSP Builder用户指南(中文)

DSPBuilder6.0用户指南1.关于DSPBuilder特性DSPBuilder支持以下特性：把MathWorksMATLAB(信号处理工具箱和滤波设计工具箱)和Simulink软件与Altera公司的QuartusII软件连接。支持以下ALTERA器件系列：Stratix®,StratixGX,StratixII和StratixIIGX器件Cyclone和CycloneII器件APEX™II，APEX20KC和APEX20KE器件Mercury™器件ACEX®1K器件FLEX10K®和FLEX®6000器件使用AlteraDSP开发板快速建立样机。支持SignalTap®II逻辑分析仪，探测来自DSP上Altera器件嵌入式信号分析仪和把数据转入到MATLAB工作空间，以利用可视化分析。在AltLib库中支持的HDL转入模块：VHDL或VerilogHDL设计授权转入转入在Quartus工程文件中的HDL回路中的硬件模块(HIL)能够使FPGA硬件在Simulink(AltLablibrary)中加速二次模拟。在SOPCBuilderLinkLibrary中的AvalonBlockset包括了你能用于建立一些定制逻辑的模块，这些定制逻辑和NiosII以及其它的SOPCBuilder设计一起工作。低级Avalon和辅Avalon接口模块AvalonReadFIFO和AvalonWriteFIFO捆绑模块全部Avalon模块是用户可以配置的分离的模块可用来支持Avalon端口将Avalon接口拖拉进DSPBuilder设计模块中，你能建立任何的AvalonSOPC元件根据Simulink中的仿真，你能验证Avalon接口，用生成的HDL和PTF文件把你的设计输出到SOPEBuilder包括状态机模块。支持DSP系统算法和执行的统一表示。自动生成VHDL或VerilogHDL测试平台或者自动地从MATLAB和Simulink测试向量中自动生成QuartusII向量文件(.vec)。自动启动QuartusII编译。使能用位及周期精确设计仿真。提供和Simulink软件一起使用的各种定点算法和逻辑运算。生成HDL信号名的自动传播。使用MATLAB工作空间或已标记的子系统变量，你能说明模块参数对话框中的大部分值。一般描述在Altera可编程逻辑器件(PLDs)的数字信号处理(DSP)系统设计中，需要高级算法与硬件描述语言(HDL)开发工具。AlteraDSPBuilder集成了这些工具，把MathWorks的MATLAB和Simulink系统级设计工具的算法开发、仿真和验证能力与VHDL和Verilog设计流程(包括AlteraQuartusII软件)组合在一起。借助于你在友好的算法环境中生成的DSP设计硬件表示，DSPBuilder缩短了DSP设计周期，你能把已存在的MATLAB函数和Simulink模块与AlteraDSPBuilder模块以及AlteraIPMegaCore®函数组合在一起，把系统级设计和执行DSP算法开发连接在一起。在这种方法中，DSPBuilder允许系统、算法和硬件设计人员共享一个共同的开发平台。你能使用DSPBuilder中的块在Simulink中建立一个模拟系统的硬件执行。DSPBuilder包含位和周期精确的Simulink块，这些块又包括许多基本操作，如算法或存储函数以及对关键设计特性优势的运用，如嵌入式PLLs，DSP块或嵌入式存储器。你能使用在DSPBuilder模型中的MegaCore函数去生成一体化函数。除此之外，你还能在执行部分FPGA设计的过程中体验到更快的硬件模拟性能和更丰富的仪器使用环境。DSPBuilder信号编译器可读取Simulink模型文件(.mdl)，使用DSPBuilder和MegaCore函数生成VHDL和VerilogHDL文件及Tcl脚本，以便进行合成，硬件执行和仿真。1.2.1具有可编程逻辑的高速DSP可编程逻辑提供在专用数字信号处理器上的性能优点。可编程逻辑能够被看作为元件陈列，其中每一个能够被配置为复杂处理器例行程序。这些处理器例行程序则能够以串联连接在一起(以同样的方法，数字信号处理器能够执行他们)，或他们能够并联连接。在并行情况下，他们提供标准数字信号处理器同时执行上百条指令操作的性能。有益于这种改进性能的算法包括具有正向误差校正(FEC)，调制/解调和加密。设计流程当使用DSPBuilder时，在MATLAB/Simulink软件上生成的设计模型来启动。在你已生成你的模型后，你能为综合和QuartusII编译输出VHDL文件，或生成VHDL或VerilogHDL仿真文件。设计流程包括下列步骤：1.使用MATLAB/Simulink软件生成由Simulink与DSPBuilder组合的模型。2.使用SignalCompiler模块分析你的设计。3.在Simulink中，使用监视结果的Scope模块仿真模型。4.运行SignalCompiler设置RTL仿真和综合。5.执行RTL仿真。DSPBuilder支持带有Tcl脚本ModelSim软件的自动化流程。你也能使用在其他仿真工具中的手动仿真生成的VHDL或VerilogHDL。6.使用由DSPBuilderSignalCompiler模块生成的输出文件来执行RTL综合。对于带有Tcl脚本的QuartusII，Synthesis,PrecisionRTLSynthesis或LeonardoSpectrum软件，DSPBuilder支持自动化综合流程。作为选择的，你能使用其它的综合工具，手工综合VHDL文件。7.在QuartusII软件中编译你的设计。8.下载到一个硬件开发板上并测试。图形1-1展示了使用DSPBuilder设计的系统级设计流程。作为一个自动化设计流程，SignalCompler模块为在QuartusII,LeonardoSperctrum,PrecisionRTL,或Synplify软件生成VHDL和Tcl脚本，并在QuartusII软件中进行编译。Tcl脚本使你能在MATLAB和Simulink环境下自动地执行综合和编译过程。你同样能在其他软件工具中不使用Tcl脚本综合和仿真输出文件。另外，SignalCompiler模块可为VHDL或VerilogHDL仿真产生模型和一个实验平台。参考第3-20页的“综合，编译及仿真设计流程”，可以获得更多关于使用SignalCompiler控制DSPBuilder设计流程的信息。MATLABsimulinkCo-SimulinkWithHardwareIntheLoop综合(QuartusⅡsynthesis,PrecisionRTLSynthesis,LeonardoSpectrum,OrSyplifysoftware)ATOMNetlistQuartusⅡFitterModelSimSynthesisATOMNetlistQuartusⅡFitterVHDLorVerilogHDLSimulatorProgrammerObjectFile(.pof)Hardware符号说明符号代表意思1.，2.，3；a.，b.，c.表示索引目录中重要的部分；例如：程序的步骤列表■●表示索引目录中不重要的部分√表示程序只由一步组成★表示此条信息需要特别注意第二章获取启动（5.01用户指南）在Altera可编程器件（PLD）上，数字信号处理系统设计既需要高级算法，也需要硬件描述语言（HDL）开发工具。利用包括AlteraQuartusⅡ软件的VHDL和Verilog设计流程，组合算法开发模型和MathWorks的MATLAB和Simulink系统设计工具的验证能力，AlteraDSPBuilder集成了这些工具。借助于你在算法友好开发环境中生成的DSP设计硬件表示，DSPBuilder缩短了设计周期，你能用AlteraDSPBuilde模块和Altera兆核(MegaCore)函数联合已存在的MATLAB函数和Simulink模块，用DSP算法开发链接系统级设计和执行。DSPBuilder允许系统算法和硬件设计师共享一个共同的开发平台。你能使用在DSPBuilder的一些模块来生成在Simulink采样时间中的建模的系统硬件执行。DSPBuilder包含位和周期精确的Simulink模块—－它复盖基本的操作，例如：算术的或存储功能，采取了关键器件性能的优点，例如：建立PLL，DSP模块或嵌入存储器。利用你的DSPBuilder模型的兆核函数，你能集成复杂的功能。根据执行你在FPGA上的设计，你也能体验较快速的性能和硬件二次模拟的丰富手段。DSPBuilderSignalCompiler模块阅读Simulink模型文件（.mdl），.mdl文件是利用DSPBuilder和MegaCore函数建立的，以及SingalCompiler模块为综合，硬件执行和模拟生成了VHDL和VerilogHDL文件和Tcl(工具命令语言)脚本。一、DSPBuilde软件要求下面是用DSPBuilder模块生成HDL文件的软件要求：■MATLAB6.5版或更高版本■Simulink5.0版或更高版本■QuartusⅡ5.0sp1版或更高版本DSPBuilder提供了运用工具命令语言(Tcl)的自动设计流程、手动设计流程和QuartusⅡ的本机合成，自动流程也支持：■Synplifysoftware8.0版或更高版本■LeonardoSpectrumsoftware2004版或更高版本■PrecisionRTLsynthesissoftware2004c或更高版本■ModelSimsimulator6.0版或更高（包括ModelSim-Altera,PE和SE）需要了解用户指南中提到的各种软件的信息，请参看各软件中的信息文档。设计流程当使用DSPBuilder建立一个设计时，你用在MATLAB∕Simulink软件中生成的一个模型来开始（启动），在你已经生成了你的模型后，你能输出用于合成和QuartusⅡ编译的VHDL文件或生成VHDL、VerilogHDL仿真的文件。设计流程涉及下列步骤：1．利用MATLAB∕Simulink软件生成一个联合了Simulink和DSPBuilder模块的模型。2．执行RTL（寄存器级）模拟，DSPBuilder支持Modelsim软件带有Tcl脚本的自动流程，对于其它模拟工具上的手动仿真，你也能使用产生的VHDL或VerilogHDL。3．使用由DSPBuilderSingalCompiler模块生成的输出文件，执行RTL综合。DSPBuilder支持QuartusⅡ，Synplify,PrecisionRTLSynthesis或带有Tcl脚本的LeonardoSpectrumsoftware自动化综合流程，相对的，你也能使用其它的综合工具和综合。★你能以任意的秩序执行步骤2和3。4．在QuartusⅡ软件上编译你的设计，图2－1说明了使用DSPBuilder系统级设计的设计流程。图2－1图2－1备注：对自动设计编程，SingalCompiler模块为在QuartusⅡ上综合生成了VHDL和Tcl脚本，并且能在QuartusⅡ软件上编译。Tcl脚本让你从MATLAB和Simulink环境内自动地执行综合和编译。不懂Tcl脚MATLABsimulinkCo-SimulinkWithHardwareIntheLoop综合(QuartusⅡsynthesis,PrecisionRTLSynthesis,LeonardoSpectrum,OrSyplifysoftware)ATOMNetlistQuartusⅡFitterModelSimSynthesisATOMNetlistQuartusⅡFitterVHDLorVerilogHDLSimulatorProgrammerObjectFi