时序逻辑电路的基本概念

时序逻辑电路5.1时序逻辑电路的基本概念5.2寄存器5.3计数器退出教学目的：1．掌握时序逻辑电路的分析和设计步骤；2．掌握寄存器的使用。3．能够实现任何进制的计数器。教学内容：1．时序逻辑电路的结构和特点；2．时序逻辑电路的分析和设计；3．寄存器的种类和对应集成电路的运用；4．计数器的种类和对应集成电路的运用5.1时序逻辑电路的基本概念组合电路触发器电路X1XiZ1ZjQ1QmD1Dm…………输入信号信号输出触发器触发器输入信号输出信号CP5.1时序逻辑电路的基本特点和结构时序逻辑电路————任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有关。时序电路的特点：（1）含有记忆元件（最常用的是触发器）。（2）具有反馈通道。一、分析时序逻辑电路的一般步骤1.确认电路的输入输出变量，判断同步还是异步电路2．由逻辑图写出下列各逻辑方程式：（1）各触发器的时钟方程。（2）时序电路的输出方程。（3）各触发器的驱动方程。3．将驱动方程代入相应触发器的特性方程，求得时序逻辑电路的状态方程。4．根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。5．根据电路的状态表或状态图用文字描述给定时序逻辑电路的逻辑功能。5.1.2时序逻辑电路的一般分析方法二、同步时序逻辑电路的分析举例例6.2.1：试分析如图所示的时序逻辑电路。解：该电路为同步时序逻辑电路，时钟方程可以不写。（1）写出输出方程：n2n1QXQZXKJ11n122XQKJ（2）写出驱动方程：&11K1J1K1JZ1CPX0QC1Q2FF&C1FF（3）写出JK触发器的特性方程，然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程：（4）作状态转换表及状态图n1n1n1n11n111n1QXQXQXQKQJQn2n1n2n1n2n1n22n221n2Q)XQ(QXQQXQQKQJQ现态次态输出Q2nQ1nQ2n+1Q1n+1Z00010110010110111000把X=0代入次态方程可得Q不变。在X=1时，Q才会变化，如下表：1/1Q1/0Q1/01011020011X/Z1/00/00/00/00/0状态图根据状态表或状态图，可画出在CP脉冲作用下电路的时序图。（5）画时序波形图。XCP1234561QZ2Q（6）逻辑功能分析：当X=0时不输出端不变。该电路一共有4个状态00、01、10、11。当X=1时，按照加1规律从00→01→10→11→00循环变化，并每当转换为11状态（最大数）时，输出Z=1。所以该电路是一个可控的4进制加法计数器。CP1=Q0（当FF0的Q0由0→1时，Q1才可能改变状态。）三、异步时序逻辑电路的分析举例例6.2.2：试分析如图所示的时序逻辑电路该电路为异步时序逻辑电路。具体分析如下：（1）写出各逻辑方程式。①时钟方程：CP0=CP（时钟脉冲源的上升沿触发。）C1FF0∧1D1FFC1∧1DCP0QQ1Z&②输出方程：③各触发器的驱动方程：（3）作状态转换表。（2）将各驱动方程代入D触发器的特性方程，得各触发器的次态方程：nnQDQ0010（CP由0→1时此式有效）1111nnQDQ（Q0由0→1时此式有效）nnQQZ01nQD00nQD11现态次态输出时钟脉冲Q1nQ0nQ1n+1Q0n+1ZCP1CP0CP1=Q0①时钟方程：CP0=CP001000↑↑1111↑0101010↑↑0100↑0（4）作状态转换图、时序图。（5）逻辑功能分析该电路一共有4个状态00、01、10、11，在CP作用下，按照减1规律循环变化，所以是一个4进制减法计数器，Z是借位信号。Q/0/0/110211001Q/001CPZ2QQ15.1.2时序逻辑电路的设计方法一、同步时序逻辑电路的设计方法1．同步时序逻辑电路的设计步骤（3）状态分配，又称状态编码。即把一组适当的二进制代码分配给简化状态图（表）中各个状态。（1）根据设计要求，设定状态，导出对应状态图或状态表。（2）状态化简。消去多余的状态，得简化状态图（表）。（4）选择触发器的类型。（5）根据编码状态表以及所采用的触发器的逻辑功能，导出待设计电路的输出方程和驱动方程。（6）根据输出方程和驱动方程画出逻辑图。（7）检查电路能否自启动。2．同步计数器的设计举例例设计一个同步5进制加法计数器（2）状态分配，列状态转换编码表。(1）根据设计要求，设定状态，画出状态转换图。该状态图不须化简。S0S1S2S3S4状态转换顺序现态次态输出Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1YS0S1S2S3S400000101001110000101001110000000001状态转换编码表（3）选择触发器。选用JK触发器。（4）求各触发器的驱动方程和进位输出方程。对各个输出Q进行化简，然后和特性方程相对照，找出JK的表达式即驱动方程。QQ10nn2Qn10000111100010000×××n2n0n11n2QQQQn21n2QQ对应序号的项如的化简中不消去102QQJ12Kn22n221n2QKQJQ1n2Q根据次态卡诺图和特性方程可得各触发器的驱动方程：QQ10nn2Qn100001111001010×××n1n0n1n01n1QQQQQn11n111n1QKQJQ01QJ01QK1n1Q20QJ10KQQ10nn2Qn100001111010010×××n0n21n0QQQn00n001n0QKQJQ1n0Q再画出输出卡诺图可得电路的输出方程：（5）将各驱动方程归纳如下：（6）画逻辑图。QQY0n11001×n00110110020×Qn×02QY102QQJ12K01QJ01QK20QJ10KQC1C1Q1K1J∧1J1J∧1K1KC1Q∧&2Q0QQ1CPY进位输出利用逻辑分析的方法画出电路完整的状态图。（7）检查能否自启动可见，如果电路进入无效状态101、110、111时，在CP脉冲作用下，分别进入有效状态010、010、000。所以电路能够自启动。0QQ1Q2/Y000001010011100/0/0/0/0/1/1101/1110111/15.2寄存器寄存器用来暂时存放参与运算的数据和运算结果。寄存器存入数码的方式有并行和串行两种。并行存取速度快，串行传送数据线少。寄存器按功能分有数码寄存器、移位寄存器。5.2.1数码寄存器集成数码寄存器74LSl75：数码寄存器——存储二进制数码的时序电路组件，有单拍接收和双拍接收两种。D触发器常作为寄存位。∧1DRC1QQR1D∧C1QRC11D∧1FFQ11Q2FFQ22Q3FFQ33Q1DD32D1DRC1R0101D∧QQFF0DQ0CP74LS175的功能:RD是异步清零控制端。D0～D3是并行数据输入端，CP为时钟脉冲端。Q0～Q3是并行数据输出端。0111RD清零×↑10CP时钟××××d0d1d2d3××××××××D0D1D2D3输入0000d0d1d2d3保持保持Q0Q1Q2Q3输出工作模式异步清零数码寄存数据保持数据保持74LS175的功能表二、移位寄存器移位寄存器——不但可以寄存数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移动1位。1．单向移位寄存器（1）右移寄存器（D触发器组成的4位右移寄存器）右移寄存器的结构特点：左边触发器的输出端接右邻触发器的输入端。QRC11D∧1DC1∧RQ1DC1∧RQ1DQ∧RC1Q0Q1Q2Q3CPCRID串行输入串行输出D0D1D20FF1FF2FF3FF并行输出D3移位脉冲输入数码输出CPDIQ0Q1Q2Q300000设移位寄存器的初始状态为0000，串行输入数码DI=1101，从高位到低位依次输入。其状态表如下：QRC11D∧1DC1∧RQ1DC1∧RQ1DQ∧RC1Q0Q1Q2Q3CPCRID串行输入串行输出D0D1D20FF1FF2FF3FF并行输出D3111000110012030110141011右移寄存器的时序图：由于右移寄存器移位的方向为DI→Q0→Q1→Q2→Q3，所以又称上移寄存器。在4个CP作用下，输入的4位串行数码1101全部存入了寄存器中。这种方式称为串行输入方式。619273584CP1D1I01203Q1QQQ移位脉冲输入数码输出CPDIQ0Q1Q2Q301234110100001000110001101011（2）左移寄存器2．双向移位寄存器将右移寄存器和左移寄存器组合起来，并引入一控制端S便构成既可左移又可右移的双向移位寄存器。左移寄存器的结构特点：右边触发器的输出端接左邻触发器的输入端。三、集成移位寄存器7419474194为四位双向移位寄存器。Q0和Q3分别是左移和右移时的串行输出端，Q0、Q1、Q2和Q3为并行输出端。DSL和DSR分别是左移和右移串行输入。D0、D1、D2和D3是并行输入端。0Q1QS3D2D1D0D2Q3Q7419441235671516D0D1D2GNDQ3Q2Q1Vcc74194891011121413RD3D0SQ0SRDCP∧SLSR01SRSLS1CPDDDD74194的功能表输入输出工作模式清零控制串行输入时钟并行输入RDS1S0DSLDSRCPD0D1D2D3Q0Q1Q2Q30×××××××××0000异步清零100×××××××Q0nQ1nQ2nQ3n保持110101×1×0↑↑××××××××1Q0nQ1nQ2n0Q0nQ1nQ2n右移1110101×0×↑↑××××××××Q1nQ2nQ3n1Q1nQ2nQ3n0左移111××↑D0D1D2D3D0D1D2D3并行置数四、移位寄存器构成的移位型计数器1.环形计数器环形计数器的特点：电路简单，N位移位寄存器可以计N个数，实现模N计数器。状态为1的输出端的序号等于计数脉冲的个数，通常不需要译码电路。0Q1QS3D2D1D0D2Q3Q74194SRDCP∧DSLSRD01111000START0Q31000Q0100Q2Q001010001环形计数器计数器——用以统计输入脉冲CP个数的电路。5.3计数器计数器的分类：（2）按数字的增减趋势可分为加法计数器、减法计数器和可逆计数器。（1）按计数进制可分为二进制计数器和非二进制计数器。非二进制计数器中最典型的是十进制计数器。（3）按计数器中触发器翻转是否与计数脉冲同步分为同步计数器和异步计数器。5.3.12n进制计数器的构成原理1．同步2n进制计数器的构成原理①写驱动方程②求出状态方程据JK触发器的特性方程把式（5-8）代入特性方程后得：()85QQ=K=JQ=K=J1=K=JCP=CP=CP=CP102201100210—式nn1nQKQJQ()95CPQ⊕)Q(Q=QQQ+QQQ=QQ⊕Q=QQ+QQ=QQ=Qn210n210n2101+n2n10n10n101+n1n01+n0—式下降沿有效③据式（5—8）可列出状态转换真值表表5.93位二进制同步加法计数器状态转换真值表计数脉冲CP现态Q2nQ1nQ0n次态Q2n+1Q1n+1Q0n+112345678000001010011100101110111001010011100101110111000总结功能为模八计数器。计数器可以有加法计数器，也可以有减法计数器，同时实现加法和减法的计数器称为可逆计数器。2．集成二进制计数器举例4位二进制同步加法计数器74161RC1&&Q∧1J1K&&≥13Q&Q&RC1∧1J1K&&≥12Q&Q&RC1∧1J1K&&≥11Q&Q&RC1∧1J1K&&≥10Q0D1&&&&&1EPET11D2D3DCPLDRDRCO①异步清零。74161具有以下功能：③计数。②同步并行预置数。RCO为进位输出端。④保持。01111RD清零×0111LD预置××××0××011EPET使能×↑××↑CP时钟××××d3d2d1d0××××××××××××D3D2D1D0预置数据