存储器原理及进展

1半导体存储器基本原理与昀新研究进展微电子学研究所许军[e-mail]2011年4月12日2主要内容•半导体存储器概述；•半导体存储器的分类与基本架构；•半导体存储器的主要技术指标；•半导体存储器的基本原理；•半导体存储器的设计要领；•半导体存储器的昀新研究进展。3半导体存储器概述SemiconductorMemoryMarket4MemoryInYourHandsToday(~2011)5MemoryInYourHandsInTheNearFuture(~2013)6摩尔定律Moore’sLaw1965年，Moore总结集成电路技术的发展，预言IC集成度每年增加一倍，即IC技术每两年提高一代；1975年，Moore又提出修正，八十年代后提高速度将放慢，每三年IC技术提高一代，实际上大概每2至3年提高一代。半导体集成电路的发展所遵循的摩尔定律7美国Intel公司的CPU芯片按照摩尔定律发展的轨迹8半导体存储器芯片按照摩尔定律发展的轨迹9在一个现代的高端处理器芯片中，存储器已经占据了整个芯片一半以上的面积Power4chipMemoryProcessorChip10ProcessorArchitectureALU’sFloatingpointunitsMult.Div.MMX32-64KBL1datacacheRegistersALU’sIns/Tracecache1-4MBcache160GB/s8-32MBcache20-80GB/sMCH8GB/s8GB/sTodayMoreintegration11DSPinCellphoneDieshotofSoftFoneChipw/embeddedDSPcoreSystemMemoryARBCoreDSPCacheMemoryPeripheralLogicDSPDataandProgrammingRAMEmbedded218xDSPCore12BasicMemoryTypesIncluding“FLASH”1314MemoryHierarchyforaTypicalComputerSystemCPUHarddiskdriveDensity-mediumCapacity-highSpeed-lowNon-VolatileDensity-highCapacity-highSpeed-highVolatileDensity-lowCapacity-mediumSpeed-highVolatileDensity-lowCapacity-lowSpeed-highVolatileMainmemory2ndlevelcache1stlevelcacheSRAMSRAMDRAMWillNVMenterthishierarchy?15AttributesofAnIdealMemory1.Non-volatility（不挥发）2.Highdensity(smallvolume/bit)（高密度）3.Lowpowerconsumption（低功耗）4.In-systemre-writability（可重写）5.Bitalterability(bit-writable)（按位可写）6.Directoverwritewithoutpriorerase（可直接覆盖重写）7.Fastread/write/erase（快速读写擦）8.Endurance(highwrite/erasecycles)（耐久性）9.Lowcost（低成本）10.Single(low)powersupply（单电源、低电压）11.Scalable（可等比缩小）12.Reliability（可靠性）13.Integrablewithothersystemtechnologies（可系统集成）16不同类型存储器的性能比较17TechnologyTrend18关于半导体存储器的一些共识•Thegrowthinmemorycomplexityismorechallengingthanthegrowthindensity.•存储器复杂性的增长要远比其存储密度的增长更具有挑战性。•Memoriesoftentakeupmostofachip’sarea.•半导体存储器往往会占据一块集成电路中绝大部分的芯片面积。•Thememorytypemustbematchedtotheapplication.•存储器的类型必须与其实际的应用领域相匹配。•Differenttypesofmemoriesrequiredifferenttypesoftests.•不同类型的存储器往往要求不同类型的测试方法。19关于半导体存储器的一些共识（续）•Testmustbedevelopedconcurrentlywiththedesign.•半导体存储器的测试技术开发必须与其电路设计过程同步进行。•Forembeddedmemories,BISTistheonlypracticalsolution.•对于嵌入式存储器的测试来说，内建自测试技术是唯一实际可行的解决方案。•Adefectivememorycanpassapoorqualitytest.•一个存在缺陷的存储器完全有可能通过（蒙混过）一个低水平的测试技术检验。20半导体存储器的分类与基本架构半导体存储器的分类：•独立式存储器（Standalonememory）包括各类独立的SRAM、DRAM、E2PROM以及Flash等存储器电路芯片•嵌入式存储器（Embeddedmemory）包括各种嵌入在CPU、MCU、DSP以及IC卡等各类SOC芯片中的ROM、E2PROM、Flash和SRAM、DRAM等存储器的IP核电路模块21半导体存储器的分类与基本架构半导体存储器的分类：•挥发性存储器（易失性存储器）VolatileMemories(SRAM,DRAM)•不挥发性存储器（非易失性存储器）Non-VolatileMemories(ROMs,EPROMs,E2PROMs,Flash,FeRAM,MRAM)22半导体存储器的分类与基本架构半导体存储器的基本架构：•存储单元矩阵（Memorycellarray）•外围电路（Peripheralcircuits）地址译码电路（行地址译码器、列行地址译码器等）数据读写电路（读出放大器、灵敏/恢复放大器等）时序控制电路（包括各种时钟电路等）存储控制与管理电路（包括总线架构技术等）衬偏发生器电路（包括其它高压产生电路等）23半导体存储器的基本架构24MemoryChipConfiguration25RowandColumnDecodersOnedimensionalTwodimensionalAmatrixarrangementreducesthenumberofdriversfrom2N+Mto2N+2M26ConceptofFeatureSize(F)27MemoryCellArea•MemorycellsizeisusuallymeasuredinnumberofF2•Thecross-pointmemoryarrayachievesthetheoreticalminimumareaof4F2•Typicalvalues:–DRAM:6–8F2–SRAM:100–120F2–NORFLASH:8–10F2–NANDFLASH:4–6F2•But…F2doesnottellthewholestoryaboutcellsize(andthereforechipsize)•Arrayefficiencyneedstobeincluded–Areaoccupiedbyaddressdecoders–Senseamplifiers–Arraypartitioningforspeed–Chargepumpsforhighervoltageson-chip28DeviceScalingWorks!•Arrayefficiency~60%64MbDRAM300mmtechnology2GbDRAM80nmtechnology29ExampleDRAMChips•2Xincreaseinarea,4Xincreaseincapacity•Typicaltrend:featuresizeshrinkagepluschipsizeincreasepergeneration30半导体存储器的主要技术指标•半导体存储器的容量（与存储单元的结构、芯片面积以及制造工艺密切相关）•半导体存储器的存取时间（与存储器的总体架构、存储单元的电路结构以及芯片的制造工艺等密切相关）•半导体存储器的功耗（同样也与存储器的总体架构、存储单元的电路结构以及芯片的制造工艺等密切相关）•半导体存储器的可靠性（包括器件寿命、擦写次数、耐久性等）•半导体存储器的工艺兼容性（包括标准逻辑工艺制程、特殊沟槽电容工艺等）31半导体存储器的主要技术指标•对于各种独立式存储器而言，无论是SRAM、DRAM，还是E2PROM或Flash，其存储容量和存取速度以及功耗和可靠性等指标都是昀重要的技术参数；•而对于各类嵌入式存储器来说，则其工艺兼容性将成为衡量存储器电路能否与其它SOC芯片完美结合的一个重要标志，尤其是各种嵌入式的不挥发存储器，由于其工艺制程往往要比标准的逻辑电路工艺制程复杂得多，因此这也成为制约各类含有不挥发存储器的SOC芯片成本的重要因素。32半导体存储器的基本原理1.只读存储器ROM（ReadOnlyMemory）•这里主要是指各种MaskROM,其中所需存储的数据已在硅晶园片的制造过程中完全由光刻掩模确定。•在电路的使用过程中，存储器中所存储的数据只能读出而不能擦除或重新写入。•用途：各种固化的微控制程序（微指令）以及计算器（函数表）芯片，各种固化的语音（音乐）芯片等。33半导体存储器的基本原理•存储单元与存储矩阵存储矩阵：由字线、位线确定单元位置；数据由位线读出：单元存1，读出高电平单元存0，读出低电平单元由字线经地址译码选取：选定单元的子线W为高电平，其余字线则皆为低电平；未选中单元对位线的读出将不起作用。34半导体存储器的基本原理•存储单元阵列（以E/DNMOS为例）VDD字线W位线B存储矩阵存储单元35半导体存储器的基本原理列选电路：•存储的数据可能一次只要求读出8位（1byte）•而存储器的容量往往很大，例如64Kbit（＝8位×8K字），由此形成的窄长条形存储矩阵非常不合理•改进办法：将存储矩阵改为256行×256列•这样一来，每根位线要读出32列存储单元所存储的数据•因此必须采用列选线控制的传输门来选择所需要读出的列36半导体存储器的基本原理64×864×8A8A7A6A5A4A0B7B68716463621列译码器行译码器VDD64×64存储矩阵列选电路37半导体存储器的基本原理地址译码器－用于选择字线和列选线：•通常包括行译码器和列译码器•64行选需要6位地址（26＝64）•8根列选需要3位地址（23＝8）•对于存储容量比较大的存储器，例如256Mbit16位输出的存储器，则需要24位地址，在这种情况下为了减少芯片封装所需的管腿数目，地址信号也可以采用分时输入的方式，此时则需要相应的地址分时缓冲电路38半导体存储器的基本原理•地址译码器（与非逻辑、或非逻辑）A0A1Y0Y1Y2Y3A0A1Y0Y1Y2Y339半导体存储器的基本原理串联式ROM结构：•上述ROM结构，每条位线上的各个MOS晶体管是并联型的，即或非逻辑结构（NOR），其优点是读出速度比较快；•但是此时需要采用专门的引线将各个MOS晶体管的漏端（位线）、源端（地线）分别相连，相应地要开许多接触孔，由此导致每个存储单元的面积比较大；•在读出速度要求不太高的情况下，可以采用将各个存储MOS晶体管相串联的形式，即串联型的与非逻辑结构（NAND）。•此时昀下面MOS晶体管的源端为地线，昀上面MOS晶体管的漏端为位线，因此不需要采用专门的引线来将各MOS晶体管相连接，也不需要开很多接触孔，从而大大减小单元面积。