数字电子技术基础第五版期末复习题.

复习题一．选择题：1．下列各式中哪个是四变量A、B、C、D的最小项？（）a．A′＋B′＋Cb．AB′Cc．ABC′Dd．ACD2．组合逻辑电路的分析是指（）。a．已知逻辑要求，求解逻辑表达式并画逻辑图的过程b．已知逻辑要求，列真值表的过程c．已知逻辑图，求解逻辑功能的过程3．正逻辑是指（）。a．高电平用“1”表示，低电平用“0”表示b．高电平用“0”表示，低电平用“1”表示c．高电平、低电平均用“1”或“0”表示4．寄存器、计数器属于（）。a．组合逻辑电路b．时序逻辑电路c．数模转换电路5．全加器是指（）的二进制加法器。a．两个同位的二进制数相加b．两个二进制数相加c．两个同位的二进制数及来自低位的进位三者相加6．4选1数据选择器的输出表达式Y＝A1′A0′D0＋A1′A0D1＋A1A0′D2＋A1A0D3，若用该数据选择器实现Y＝A1′，则D0～D3的取值为（）。a．D0＝D1＝1，D2＝D3＝0b．D0＝D3＝0，D1＝D2＝1c．D0＝D1＝D2＝D3＝17．JK触发器用做T′触发器时，输入端J、K的正确接法是（）。a．J＝Kb．J=K＝0c．J＝K＝18．按触发信号触发方式的不同来分，触发器有（）。a．SR、JK、D、T、T′五类b．TTL、CMOS两类c．电平触发、脉冲触发、边沿触发三类9．经过有限个CLK，可由任意一个无效状态进入有效状态的计数器是（）自启动的计数器。a．不能b．能c．不一定能10．在二进制算术运算中1+1=（）。a．1b．0c．211．3线—8线译码器处于译码状态时，当输入A2A1A0=001时，输出70~YY=（）。a．11101111b．10111111c．1111110112．时序电路输出状态的改变（）。a．仅与该时刻输入信号的状态有关b．仅与时序电路的原状态有关c．与a、b皆有关13．已知F＝(ABC＋CD)′，可以确定使F＝0的情况是（）。a．A＝0，BC＝1b．B＝1，C＝1c．C＝1，D＝0d．BC＝1，D＝114．一只四输入端与非门，使其输出为0的输入变量取值组合有（）种。a．15b．8c．7d．115．T触发器，在T=1时，加上时钟脉冲，则触发器（）。a．保持原态b．置0c．置1d．.翻转16．采用集电极开路的OC门主要解决了（）。a．TTL门不能相“与”的问题b．TTL门的输出端不能“线与”的问题c．TTL门的输出端不能相“或”的问题17．D/A转换器能够将数字信号转变成（）。a．正弦信号b．数字信号c．模拟信号18．电路如图所示，这是由555定时器构成的：（）a．多谐振荡器b．单稳态触c．施密特触发器19．多谐振荡器可产生()a．正弦波b．矩形脉冲c．三角波20．随机存取存储器具有()功能a．读/写b．只读c．只写二、填空题：1．已知Y=A(B+C)+CD，则Y′=________。2．完成数制间的转换：(FA)16=()2=（）8421BCD。3．二进制加法计数器从0计数到十进制数25时，需要_____个触发器构成，有_____个无效状态。4．半导体存储器的种类很多，从制作工艺上可以分为___________和___________两大类。5．___________和___________是衡量A/D转换器和D/A转换器性能优劣的主要标志。三、化简下列逻辑函数：1．F=AC+BC′+A′B(公式法)2．F(A,B,C,D)＝m)14,11,8,7,3,2(＋d)15,10,5,0((卡诺图法)3．F＝ABC+ABD+C′D′+AB′C+A′CD′+AC′D(卡诺图法)4．F=AB′CD+ABD+AC′D(公式法)四．分析与设计：1．写出右图所示电路输出信号Y的逻辑表达式，并说明其功能。2．在下图所示边沿D触发器中，已知CLK、D的波形，试画出Q、Q′的波形，设触发器的初始状态为0。3．用与非门设计四人表决电路，当四人中有三人或三人以上赞成时表示通过，其余情况时表示否决。4．分析下图所示电路的逻辑功能。（设初始状态为000）(1)．驱动方程(2)．状态方程：(3)．输出方程：(4)．状态转换表：(5)．状态转换图(6)．电路功能：5．用二进制计数器74LS161及适当门电路构成六进制计数器画出状态转换图及逻辑连线图。（设初始状态为0000）附：部分答案一.选择题：1.c2.c3.a4.b5.c6.a7.c8.c9.b10.b11.c12.b13.d14.d15.d16.b17.c18.b19.b20.a二.填空题：1.Y′=(A′+B′C′)(C′+D′)=A′C′+B′C′+A′D′2.111110101001010003.564.双极型MOS型5.转换精度转换速度三.化简：（每题4分，共16分）四.分析与设计：1.解：功能:同或或检偶电路(2分)2.解：3.解：)4.：(6).电路功能：它是一个同步的五进制的可以自启动的加法计数器。5：二．选择题：1．下列各式中哪个是三变量A、B、C的最小项？（）a．A′＋B′＋Cb．A＋AB′Cc．ABC′2．组合逻辑电路的设计是指（）。a．已知逻辑要求，求解逻辑表达式并画逻辑图的过程b．已知逻辑要求，列真值表的过程c．已知逻辑图，求解逻辑功能的过程3．当TTL与非门的输入端通过一个小于700欧姆的电阻接地时相当于输入为（）。a．逻辑1b．逻辑0c．不确定4．在二进制的逻辑运算中，1+1＝（）。a．0b．1c．25．半加器是指（）的二进制加法器。a．两个同位的二进制数相加b．两个二进制数相加c．两个同位的二进制数及来自低位的进位三者相加6．4选1数据选择器的输出表达式Y＝A1′A0′D0＋A1′A0D1＋A1A0′D2＋A1A0D3，若用该数据选择器实现Y＝A1，则D0～D3的取值为（）。a．D0＝D1＝1，D2＝D3＝0b．D0＝D3＝0，D1＝D2＝1c．D0＝D1＝0，D2＝D3＝17．JK触发器的特性方程是（）。a．Q*＝KQ′＋J′Qb．Q*＝J′Q′＋KQc．Q*＝JQ′＋K′Q8．D触发器用做T′触发器时，输入端D的正确接法是（）。a．D＝Qb．D=Q′c．D＝19．按逻辑功能的不同来分，触发器有（）。a．SR、JK、D、T、T′五类b．TTL、CMOS两类c．电平触发、脉冲触发、边沿触发三类10．一个四位二进制的加法计数器，由0000状态开始，经过28个时钟脉冲后，此计数器的状态为（）。a．1011b．1100c．110111．不属于时序逻辑电路的是（）。a．寄存器b．编码器c．计数器12．3线—8线译码器处于译码状态时，当输入A2A1A0=101时，输出70~YY=（）。a．11101111b．10111111c．1111110113．时序电路输出状态的改变（）。a．仅与该时刻输入信号的状态有关b．仅与时序电路的原状态有关c．与a、b皆有关14．已知F＝(ABC＋CD)′，可以确定使F＝0的情况是（）。a．A＝0，BC＝1b．B＝1，C＝1c．C＝1，D＝0d．BC＝1，D＝115．一只四输入端与非门，使其输出为1的输入变量取值组合有（）种。a．15b．8c．7d．116．采用集电极开路的OC门主要解决了（）。a．TTL门不能相“与”的问题b．TTL门的输出端不能“线与”的问题c．TTL门的输出端不能相“或”的问题17．A/D转换器能够将模拟信号转变成（）。a．正弦信号b．数字信号c．模拟信号18．电路如图所示，这是由555定时器构成的：（）a．多谐振荡器b．单稳态触c．施密特触发器19．多谐振荡器可产生()a．正弦波b．矩形脉冲c．三角波20．随机存取存储器具有()功能a．读/写b．只读c．只写二、填空题：1．已知Y=((AB′+C)′+D)′+C，则Y′=________。2．完成数制间的转换：(A8)16=()2=（）8421BCD。3．二进制加法计数器从0计数到十进制24时，需要_____个触发器构成，有_____个无效状态。4．半导体存储器的种类很多，从制作工艺上可以分为___________和___________两大类。5．___________和___________是衡量A/D转换器和D/A转换器性能优劣的主要标志。三、化简下列逻辑函数：1．F(A,B,C,D)＝m)14,12,10,9,8,5,2,1,0((卡诺图法)2．F(A,B,C,D)＝m)14,11,8,7,3,2(＋d)15,10,5,0((卡诺图法)3．F＝AB′CD+ABD+AC′D(公式法)4．F=AC′+ABC+ACD′+CD(公式法)四．分析与设计：1．写出右图所示电路输出信号Y的逻辑表达式，并说明其功能。2．在下图所示边沿JK触发器中，已知CLK、J、K的波形，试画出Q、Q′的波形，设触发器的初始状态为0。3．用8选1数据选择器74HC151产生逻辑函数Z＝AC′D＋A′B′CD＋BC＋BC′D′。4．用二进制计数器74LS161及适当门电路构成十一进制计数器画出状态转换图及逻辑连线图。（设初始状态为0000）5．分析下图所示电路的逻辑功能。（设初始状态为000）(1)．驱动方程：(2)．状态方程、(3)．输出方程：(4)．状态转换表：(5)．状态转换图：(6)．电路功能附：部分答案选择题：1.c2.a3.b4.b5.a6.c7.c8.b9.a10.b11.b12.a13.c14.d15.a16.b17.b18.b19.b20.a二.填空题：(每题2分，共10分)1.Y′=(((A′+B)C′)′D′)′C′2.101010001011010003.574.双极型MOS型5.转换精度转换速度三.化简：四.分析与设计：1.功能:同或或检偶电路2.3.解：4.解：5.解：(6)说明这个电路的逻辑功能：这个电路是一个可控计数器。当A＝0时，是一个加法计数器，在时钟信号连续作用下，Q2Q1的数值从00到11递增。当A＝1时，是一个减法计数器，在时钟信号连续作用下，Q2Q1的数值从11到00递减。三．选择题：1．下列各式中哪个是四变量A、B、C、D的最小项？（）a．A′＋B′＋C＋Db．AB′Cc．ABDd．AB′CD2．组合逻辑电路的设计是指（）。a．已知逻辑要求，求解逻辑表达式并画逻辑图的过程b．已知逻辑要求，列真值表的过程c．已知逻辑图，求解逻辑功能的过程3．负逻辑是指（）。a．高电平用“1”表示，低电平用“0”表示b．高电平用“0”表示，低电平用“1”表示c．高电平、低电平均用“1”或“0”表示4．寄存器属于（）。a．时序逻辑电路b．组合逻辑电路c．数模转换电路5．半加器是指（）的二进制加法器。a．两个同位的二进制数相加b．两个二进制数相加c．两个同位的二进制数及来自低位的进位三者相加6．4选1数据选择器的输出表达式Y＝A1′A0′D0＋A1′A0D1＋A1A0′D2＋A1A0D3，若用该数据选择器实现Y＝A1′，则D0～D3的取值为（）。a．D0＝D1＝1，D2＝D3＝0b．D0＝D3＝0，D1＝D2＝1c．D0＝D1＝D2＝D3＝17．D触发器的特性方程是（）。a．Q*＝DQ′b．Q*＝DQc．Q*＝D8．JK触发器用做T触发器时，输入端J、K的正确接法是（）。a．J＝K=Tb．J=K＝0c．J＝K＝19．按触发器逻辑功能的不同来分，触发器有（）。a．SR、JK、D、T、T′五类b．TTL、CMOS两类c．电平触发、脉冲触发、边沿触发三类10．TTL与非门悬空时相当于输入为（）。a．逻辑1b．逻辑0c．不能确定11．多谐振荡器能产生（）。a．正弦波b．脉冲波c．三角波12．三位二进制译码器，其输出端共有（）。a．4b．3c．813．一个四位二进制的加法计数器，由0000状态开始，经过25个时钟脉冲后，此计数器的状态为（）。a．1000b．1001c．101014．在二进制的逻辑运算中，1+1＝（）。a．0b．1c．215．一只三输入端与非门，使其输出为0的输入变量取值组合有（）种。a．15b．8c．7d．116．下列说法不正确的是（）。a．编码器是组合逻辑电路b．单稳态触发器有两个稳定状态