基于FPGA的DDS信号源设计

学生姓名：学号：专业：电子信息工程设计(论文)题目：基于FPGA的DDS信号源设计指导教师：2013年4月12日开题报告填写要求1．开题报告（含“文献综述”）作为毕业设计（论文）答辩委员会对学生答辩资格审查的依据材料之一。此报告应在指导教师指导下，由学生在毕业设计（论文）工作前期内完成，经指导教师签署意见及所在专业审查后生效；2．开题报告内容必须用黑墨水笔工整书写或按教务处统一设计的电子文档标准格式（可从教务处网页上下载）打印，禁止打印在其它纸上后剪贴，完成后应及时交给指导教师签署意见；3．“文献综述”应按论文的格式成文，并直接书写（或打印）在本开题报告第一栏目内，学生写文献综述的参考文献应不少于15篇科技论文的信息量，一般一本参考书最多相当于三篇科技论文的信息量（不包括辞典、手册）；4．有关年月日等日期的填写，应当按照国标GB/T7408—94《数据元和交换格式、信息交换、日期和时间表示法》规定的要求，一律用阿拉伯数字书写。如“2010年3月15日”或“2010-03-15”。毕业设计（论文）开题报告1、结合毕业设计（论文）课题情况，根据所查阅的文献资料，每人撰写2000字左右的文献综述：文献综述摘要本文根据所查阅的文献资料对基于FPGA的DDS信号源设计进行简要的综述。首先介绍了基于FPGA为核心的DDS信号源的工作原理，紧接着提出了系统的设计方案，主要包括频率控制字K、相位累加器、相位寄存器、波形存储器(ROM)、数模转换器和低通滤波器等模块设计。该系统利用硬件描述语言VHDL，FPGA编程环境为QuartusII。基于FPGA的DDS信号源不仅可以产生任意波形，而且可以获得很高的频率稳定度和精确度，易于调试。关键词FPGADDSVHDL1课题背景及意义信号发生器又称信号源或振荡器，在生产实践和科技领域中有着广泛的应用。能够产生多种波形，如三角波、锯齿波、矩形波(含方波)、正弦波的电路被称为函数信号发生器。函数信号发生器的实现方法通常是采用分立元件或单片专用集成芯片，但其频率不高，稳定性较差，且不易调试，开发和使用上都受到较大限制。随着可编程逻辑器件(FPGA)的不断发展，直接频率合成(DDS)技术应用的愈加成熟，利用DDS原理在FPGA平台上开发高性能的多种波形信号发生器与基于DDS芯片的信号发生器相比，成本更低，操作更加灵活，系统开发趋于软件化、自定义化。中国已成为全国最大的半导体市场，FPPA必将大规模的运用到未来产业界，实现各种简单复杂的数字逻辑。同时，对于熟练掌握FPGA开发的工程师的需求也会增多。在现阶段，整个电子行业都亟需能熟练掌握FPGA系统设计与应用的人才，此类职业大多属于高薪层次。因此，了解FPGA基础知识，掌握FPGA设计与开发是我们电子专业很好的发展方向。2系统的工作原理系统以DDS为核心，DDS由频率控制字K、相位累加器、相位寄存器、波形存储器(ROM)、数模转换器和低通滤波器组成，其工作原理如下图1所示。频率控制字K相位累加器相位寄存器波形存储器ROMDAC低通滤波器KMN图1DDS原理图f0NCOfcfc其中，K是频率控制字，N是相位累加器的位数，M为ROM数据线位数，即D/A转换器的位数，f0为输出频率，fc为时钟频率。工作过程是预先在ROM里存入波形的幅度编码，每来一个时钟信号，N为的相位累加器将频率控制字K与相位寄存器的输出累加，同时相位寄存器输出序列的高M位去寻址ROM，得到一系列离散的幅度编码，该幅度编码经数模转换后得到模拟的阶梯电压，再经低通滤波器平滑后，即可得到所需的输出信号。一般将相位累加器、相位寄存器和波形存储器ROM称为数控振荡器(NCO)。DDS的输出信号频率为：N0cfK*f2当K为1时输出频率最小，频率分辨率为：N00minff22.1频率控制字K频率控制字K由上位机生成，用以调节信号输出频率,由信号频率公式可知，当时钟频率fc和相位累加器位数N固定以后，通过改变K值大小即可达到改变输出频率的目的。2.2NCO模块NCO模块完成相位累加功能，相位累加是DDS的核心功能，它由一个N位字长的相位累加器和N位字长的相位寄存器级联构成。相位寄存器的输出与相位累加器的一个输入端在内部相连，相位累加器的另一个输入端是外部输入的频率控制字K。这样，在每个时钟到达时，相位寄存器将上个时钟周期内相位寄存器的值与频率控制字求和，并作为相位累加器在这一时钟周期的输出。频率控制字决定了相应的相位增量，相位累加器则不断地对该相位增量进行线性累加，当溢出时则返回初始状态。2.3相位累加器与相位寄存器相位累加器和相位寄存器主要完成累加，实现波形频率可调功能。相位累加器是决定DDS性能的关键部分。在系统的参考时钟一定时，相位累加器的位数决定了输出频率的分辨率。但是，相位累加器的位数越大，整个系统的速度就越慢。为此，在相位累加器中引入流水线技术。即把一个时钟周期内要完成的逻辑操作分成几步小的操作，并在各个操作中插入时钟周期，以此提高数据的吞吐速率。2.4波形存储器ROM波形存储器是一个只读存储器(ROM)，是一个正弦查询表存储器。它以相位为地址，存有一个或多个按0°～360°相位划分幅值的正弦波幅度信息，正弦查询表的输出为数字化正弦幅度值。2.5数/模转换（D/A）DAC即D/A转换器，是在波形数据产生单元之后，将数字量形式的波形幅值转换成所要求的合成频率的模拟量形式信号。D/A有电压和电流输出两种，其输出信号并不能真正连续可变，而是以其绝对分辨率为最小单位的，所以其输出实际上是一个阶梯模拟信号，因此需在数/模转换后利用低通滤波器对波形进行平滑处理。2.6低通滤波器低通滤波器是一种能通过有用频率信号而同时抑制(或衰减)无用频率信号的电子装置。低通滤波器滤除高频成分和噪声最终得到一个纯正度很高的正弦波，运算放大器具有近似理想的特性，且可以省去电感，所以可以得到接近理论预测的频率响应特性。3软件编程语言在本次设计中，FPGA的编程语言选用VHDL语言进行编程。VHDL是超高速集成电路硬件描述语言的简称，VHDL主要用于描述数字系统或模块的结构、行为、功能和接口等，能够进行各种层次模块的设计。VHDL不仅适合层次化和模块化设计而且适合仿真设计。VHDL的设计是以行为级进行设计的，设计者要根据VHDL的语法规则，对系统目标的逻辑行为进行描述，之后通过工具对电路结构进行综合、编译、优化，再利用仿真软件进行逻辑功能仿真。4软件编程环境本次设计是基于FPGA的DDS信号源设计，FPGA的编程环境为QuartusII。QuartusII是一种可编程逻辑的设计环境，具有强大的设计能力和直观易用的接口。QuartusII编译器可以支持多种设计输入方法。它本身具有的编辑器支持原理图式图形的设计输入，内存编辑输入和文本编辑输入。QuartusII编译器功能包括逻辑综合、设计错误检查、Altera适配器件、以及仿真、定时分析和器件编译产生输出文件。5FPGA的开发流程FPGA的设计过程就是利用EDA开发软件和编程工具对FPGA芯片进行开发的过程。FPGA的开发流程包括电路设计、设计输入、功能仿真、综合优化、综合后仿真、实现与布局布线、板级仿真与验证，芯片编程与调试。6小结以上主要介绍了以直接数字频率合成技术DDS为基础的波形信号发生器工作原理和设计过程。随着FPGA的不断发展，直接频率合成DDS技术应用的愈加成熟，基于FPGA平台开发信号发生器将逐步走向标准化、规模化和产品化。同时对信号发生器提出了更高、更严格的要求。研究和开发具有更高性价比的信号发生器将是当前和今后一段时间内亟需解决的课题。若能充分利用FPGA强大的数据运算处理能力以及编程灵活、运行速率快等优点，简化设计结构，一定可以设计出功能多样、性能更加出色的信号发生器。参考文献[1]刘晨，王森章.直接数字频率合成器的设计及FPGA实现[J].微电子学与计算机，2004，21（5）：63～67.[2]周梦然.CPLD/FPGA的开发与应用[M].北京：中国矿业大学出版社，2007.[3]刘小俊.基于EDA技术的兼容MCS—51单片机IP核设计[J].武汉理工大学，2005，5：43～47.[4]董国伟，李秋明，赵强.基于FPGA的直接数字频率合成器的设计[J].仪器仪表学报，2006，6（1）：877～880.[5]赵丽娜，郭宝增，刘少鹏.基于FPGA的DDS基本信号发生器的设计[J].电子设计工程，2012，20（12）：190～193.[6]曹郑蛟，滕召胜，李华忠.基于FPGA的DDS信号发生器设计[J].计算机测量与控制，2011，19（12）：3175～3186.[7]高琴，姜寿山，魏忠义.基于FPGA的DDS信号源设计与实现[J].西安工程科技学院学报，2006，20（2）：211～214.[8]诸振勇，翁木云.FPGA设计及应用[M].西安：西安电子科技大学出版社，2002.[9]沈辉，王诗魁，韦芙芽.基于FPGA和DDS的数控信号源的设计与实现[J].电子科技，2012，25（3）：82～86.[10]曾繁态等.EDA工程概论[M].北京：清华出版社，2003.[11]阳星明.数字逻辑[M].武汉：华中科技大学出版社，2005.[12]黄智伟等.FPGA系统设计与实践[M].北京：电子工业出版社，2005.[13]蔡明生.电子设计[M].北京：高等教育出版社，2004.[14]潘松.EDA技术实用教程（第三版）[M].北京：科学出版社，2006.[15]MarkZwolinski.VHDL数字系统设计[M].北京：电子工业出版社，2007.毕业设计（论文）开题报告２．本课题要研究或解决的问题和拟采用的研究手段（途径）：1、本课题要研究的问题本课题是以基于FPGA的DDS信号源设计的研究为目的。以FPGA开发平台为核心，将各波形的幅值/相位量化数据存储在ROM内，按照设定频率，以相应频率控制字k为步进，对相位进行累加，以累加相位值作为地址码读取存放在存储器内的波形数据，经D/A转换和幅度控制、低通滤波即可得到所需波形。本系统采用硬件描述语言VHDL，FPGA的编程环境为QuartusII。2、拟采用的研究手段本课题采用EDA软件QuartusII以及FPGA芯片的工作原理，以及通过VHDL的编程。本课题利用FPGA的内部资源，完成相位累加器、正弦查询表、数模转化器和低通滤波器等模块设计。根据DDS信号源工作原理，给出整体电路设计和仿真结果。基于FPGA的DDS信号发生器与传统的信号发生器相比，不仅成本更低，操作更加灵活，而且系统开发趋于软件化、自定义化。毕业设计（论文）开题报告指导教师意见：1．对“文献综述”的评语：文献综述对DDS信号源发展背景，系统工作原理及框图等问题进行了阐述。毕业设计将重点研究用FPGA来实现指定频率波形输出的方法。文献综述内容完整，思路清晰，格式规范，对完成毕业设计有良好的促进作用。2．对本课题的深度、广度及工作量的意见和对设计（论文）结果的预测：毕业设计将重点研究相位累加器模块，正弦查询表模块、D/A模块和低通滤波器模块的VHDL语言程序编写。设计中应用Altera公司的EDA设计工具软件QuartusII完成程序的编译，综合与仿真，并能够将程序下载到FPGA开发板上，观察整体系统输出。该毕业设计具有一定的难度和深度，工作量合适。该生通过进一步的研究，能够完成毕业设计预定任务。指导教师：年月日所在专业审查意见：负责人：年月日