毕设论文

福州大学至诚学院本科生毕业设计（论文）题目：AES加密芯片DFT设计姓名：柳青学号：211014338系别：信息工程系专业：微电子学年级：2010级指导教师：陈传东2014年5月13日独创性声明本毕业设计（论文）是我个人在导师指导下完成的。文中引用他人研究成果的部分已在标注中说明；其他同志对本设计（论文）的启发和贡献均已在谢辞中体现；其它内容及成果为本人独立完成。特此声明。论文作者签名：日期：2014年5月13日关于论文使用授权的说明本人完全了解福州大学至诚学院有关保留、使用学位论文的规定，即：学院有权保留送交论文的印刷本、复印件和电子版本，允许论文被查阅和借阅；学院可以公布论文的全部或部分内容，可以采用影印、缩印、数字化或其他复制手段保存论文。保密的论文在解密后应遵守此规定。论文作者签名：指导教师签名：日期：2014年5月13日IAES加密芯片DFT设计摘要随着计算机的普及和网络的发展，信息安全受到人们的普片重视。2001年11月26日，美国国家标准和技术研究所（NIST）正式宣布Rijndael算法为高级加密标准（AES）。本课题以AES加密芯片为例，在Synopsys公司的逻辑综合工具DesignCompiler帮助下，采用Top-down的综合策略，对复杂系统芯片进行时序、面积等约束，从而实现逻辑综合的具体流程。现如今集成芯片的功能日益增强和集成度不断的提高，测试芯片变得更加的困难，芯片的检验成本越来越高，所以以减少测试成本为目的的芯片检验方法就越来越被推崇。如果在芯片设计师采用的是可测性设计（DesignForTestability，DFT）技术就能减少很多测试成本，DFT设计就是在芯片设计是改变或者添加设计结构和模块来提高芯片的可测试性。而且逻辑综合工具DesignCompiler本身就有DFTCompiler工具，它集成了DFT的功能，包括在编译期间进行约束驱动的扫描插入。本文中采用的是全扫描的测试方法，对优化后的网表进行可测性设计。本文中还阐述了常用的可测性扫描技术，如全扫描技术和部分扫描设计等，同时分析各种可测性设计方法的优缺点。关键词：AES算法，可测性设计，逻辑综合，全扫描技术IIAESEncryptionChipDFTDesignAbstractWiththepopularizationofthecomputerandthedevelopmentofinternet,informationsecurityisbecomingmoreandmoreimportantthanbefore.SinceNovember26,2001,whenNationalInstituteofStandardsandTechnologyclaimedRijndaelalgorithmasAdvanceEncryptionstandard(AES).thesubjectoftheAESencryptionchip,forexample,thehelpofSynopsys'DesignCompilerlogicsynthesistool,complexsystem-on-chiptiming,area,etc.constraints,inordertoachievethespecificlogicsynthesisprocess.Nowthefunctionofthechipisincreasingandcontinuouslyimprovethelevelofintegration,testchipsbecomemoredifficult,thechipinspectioncostsaregettinghigherandhigher,soinordertoreducethecostoftestingforthepurposeofchiptestingmethodsareincreasinglyrespected.Ifthechipdesignerisdesignfortestability(DesignForTestabilityDFT)technologywillbeabletoreducethecostoftest,DFTdesigninchipdesignchangeoraddadesignstructureandmodulestoimprovethetestabilityofthechip.AndlogicsynthesistoolDesignCompilerisaDFTCompilertool,whichintegratesthefunctionoftheDFT,includingconstraint-drivenscaninsertionduringcompilation.Thisarticleisfullscantestmethods,theoptimizednetlistdesignfortestability.Thisarticlealsodescribesthecommontestabilityscanningtechniques,suchasfull-scantechnologyandpartialscandesign,andanalysisoftheadvantagesanddisadvantagesofavarietyofdesignfortestabilitymethod.Keywords:designfortestability,logicsynthesis,AESalgorithm,scantechnologyIII目录第1章绪论.............................................错误!未定义书签。1.1课题的背景......................................错误!未定义书签。1.2课题的研究现状..................................错误!未定义书签。1.3课题研究的意义..................................错误!未定义书签。1.4课题设计任务....................................错误!未定义书签。第2章综合策略.........................................错误!未定义书签。2.1逻辑综合.........................................错误!未定义书签。2.2指定工艺库.......................................错误!未定义书签。2.3读入设计.........................................错误!未定义书签。2.4设定设计的约束条件...............................错误!未定义书签。2.5优化设计.........................................错误!未定义书签。2.6分析解决问题.....................................错误!未定义书签。第3章DesignCompiler逻辑综合.........................错误!未定义书签。3.1DC综合简介......................................错误!未定义书签。3.2基本的综合流程..................................错误!未定义书签。3.2.1指定库文件.................................错误!未定义书签。3.2.2建立设计环境...............................错误!未定义书签。3.2.3读入设计...................................错误!未定义书签。3.2.4设置设计约束...............................错误!未定义书签。3.2.5编译、优化.................................错误!未定义书签。3.2.6导出设计、报告.............................错误!未定义书签。3.3DC综合的用到的命令..............................错误!未定义书签。3.4选择编译策略.....................................错误!未定义书签。3.5检查综合后网表正确性............................错误!未定义书签。3.6综合得到的文件...................................错误!未定义书签。3.7综合的益处.......................................错误!未定义书签。第4章可测性设计(DFT)..................................错误!未定义书签。4.1可测试性的定义..................................错误!未定义书签。4.2可测性设计的优势和不足...........................错误!未定义书签。4.3扫描测试设计技术................................错误!未定义书签。4.4全扫描设计.......................................错误!未定义书签。4.5部分扫描设计....................................错误!未定义书签。IV4.6扫描测试基本流程图...............................错误!未定义书签。4.7扫描策略.........................................错误!未定义书签。4.8扫描测试具体步骤.................................错误!未定义书签。4.8.1加入测试端口...............................错误!未定义书签。4.8.2扫描设计测试的实现过程.....................错误!未定义书签。4.10综合得到的文件.................................错误!未定义书签。4.11可测性设计的目标................................错误!未定义书签。谢辞...................................................错误!未定义书签。参考文献................................................错误!未定义书签。附录一逻辑综合脚本.....................................错误!未定义书签。附录二插入扫描连脚本...................................错误!未定义书签。AES加密芯片DFT设计1第1章绪论1.1研究的背景随着信息技术的发展,计算机的应用越来越广泛,网络信息安全问题也随之愈显突出,并逐渐成为人们不容忽视的一个问题，而在这个信息流通速度和流通量极大的网络时代里，我们需要一个更为安全的算法来保证我们的信息，AES算法就应运而生了。不管是从安全性、效率，还是密钥的灵活性等方面都优于DES数据加密算法，又因AES算法加密和解密过程的复杂性使得该算法成为数据加密领域的主流。在原来的经典的测试方法不再适应于时代的发展时逐步被DFT技术而取代，而这个可测性问题最早的需求是在军事上面的，给测试带来了一定的发展。到后来随着芯片的迅猛发展，而对它的测试又比较困难，就需要有测试和验证技术的支持，大家也就更加的重视测试技术的研究，DFT设计是当前最为流行的测试芯片的技术之一，它