深度报告造纸、轻工布局浆价企稳

燕山大学课程设计说明书共13页第1页燕山大学课程设计（论文）任务书院（系）：电气工程学院基层教学单位：电子实验中心学号学生姓名专业（班级）设计题目自动电子钟设计技术参数●用24小时制进行时间显示●能够显示小时，分钟●上电后从“00：00：00”开始显示设计要求●采用6个静态数码管显示时间工作量●学会使用Max+PlusII软件和实验箱；●独立完成电路设计，编程下载、连接电路和调试；●参加答辩并书写任务书。工作计划1.了解EDA的基本知识，学习使用软件Max+PlusII，下发任务书，开始电路设计；2.学习使用实验箱，继续电路设计；3.完成电路设计；4.编程下载、连接电路、调试和验收；5.答辩并书写任务书。参考资料《数字电子技术基础》.阎石主编.高等教育出版社.《EDA课程设计指导书》.指导教师签字基层教学单位主任签字2011年3月18日燕山大学课程设计说明书共13页第2页目录第1章设计说明……………………………………………………………………………31.1设计思路………………………………………………………………………31.2模块介绍………………………………………………………………………31.3真值表…………………………………………………………………………4第2章原理图………………………………………………………………………………5第3章波形访真图…………………………………………………………………………7第4章管脚锁定及硬件连线……………………………………………………………104.1管脚锁定………………………………………………………………………104.2硬件连线………………………………………………………………………10第5章总结………………………………………………………………………………11参考文献……………………………………………………………………………………12燕山大学课程设计说明书共13页第3页第一章设计说明一设计思路自动电子钟要求从00:00:00开始显示到23:59:59实际上就是一个60*60*24进制的加法器固在电路设计时只需要将已有的加法计数器改成60*60*24进制加法计数器就行了，整个计数器分三个模块，每个模块有两个十进制计数器组成。74160真值表二模块介绍模块一：模块一为秒模块，有一个十进制计数器和一个由十进制计数器该的六进制计数器组成，输出分别接秒的个位和十位。模块二：模块二为分模块，其构成与秒模块一样，输出分别接分的个位和十位。模块三：模块三为时模块，先由两个十进制计数器组成100进制计数器在改为24进制输出分别接在时的个位和十位。燕山大学课程设计说明书共13页第4页三真值表1A1B1C1D2A2B2C2D3A3B3C3D4A4B4C4D5A5B5C5D6A6B6CQD000000000000000000000000100000000000000000000000………………………………………………………………100100000000000000000000000010000000000000000000………………………………………………………………100110100000000000000000000000010000000000000000………………………………………………………………100110101001000000000000000000000000100000000000………………………………………………………………100110101001101000000000000000000000000010000000………………………………………………………………100110101001101010010000000000000000000000001000………………………………………………………………100110101001101011000100000000000000000000000000燕山大学课程设计说明书共13页第5页第二章原理图模块一模块二模块三燕山大学课程设计说明书共13页第6页总原理图燕山大学课程设计说明书共13页第7页第三章仿真波形秒个位进十位时的输出波形图秒进分时的输出波形图燕山大学课程设计说明书共13页第8页分个位进十位是的输出波形分进时时的输出波形图燕山大学课程设计说明书共13页第9页时个位进十位时的输出波形图回到零点时的输出波形图燕山大学课程设计说明书共13页第10页第四章管脚锁定及硬件连线4.1管脚锁定CLK锁175M1、M2、M3、M4、M5、M6分别锁94、95、96、97、99、1001A、1B、1C、1D、2A、2B、2C、2D分别锁127、128、131、132、133、134、135、1363A、3B、3C、3D、4A、4B、4C、4D分别锁139、140、141、142、143、144、147、1485A、5B、5C、5D、6A、6B、6C、6D分别锁75、83、85、86、87、88、89、904.2硬件连线3D0、3D1、3D2、3D3、3D4、3D5、3D6、3D7分别接75、83、85、86、87、88、89、90CLK脉冲管脚接175燕山大学课程设计说明书共13页第11页第五章总结通过这次EDA电路设计，使我不仅学会了使用Max+PlusII软件，自己完成了电路设计，而且进一步加深了对数字电路的认识，通过实践深入了解了门电路，组合逻辑电路，触发器，时序逻辑电路等的设计使用方法，学会用基本数字电路设计小电子产品的原理和过程。总的来说，这次设计的自动电子钟设计还是比较成功的，虽然在设计中遇到了很多问题，最后在老师的辛勤的指导下，终于迎刃而解，有点小小的成就感，终于觉得平时所学的知识有了实用的价值，达到了理论与实际相结合的目的，不仅学到了不少知识，而且锻炼了自己的能力，使自己对以后的路有了更加清楚的认识，同时，对未来有了更多的信心。以前总觉得课本上的知识很难和实际应用联系起来，但通过这次设计，我增强了动手能力并深刻的体会到了实际动手操作的重要性。在设计过程中，我充分的认识到了自己在数字技术上的不足，发现了自己在学习上的缺点，例如对电路元件不熟悉，总体设计思路不明确等等。我在以后的学习中要努力的改正和改进。另外希望学校在平时就给我们像这种课程设计的机会以便于我们能对知识更好的理解。燕山大学课程设计说明书共13页第12页参考文献1.《数字电子技术基础》阎石主编高等教育出版社2.《EDA课程设计指导书》郑兆兆等编燕山大学课程设计说明书共13页第13页燕山大学课程设计评审意见表指导教师评语：①该生学习态度（认真较认真不认真）②该生迟到、早退现象（有无）③该生依赖他人进行设计情况（有无）平时成绩：指导教师签字：2011年3月18日图面及其它成绩：答辩小组评语：①设计巧妙，实现设计要求，并有所创新。②设计合理，实现设计要求。③实现了大部分设计要求。④没有完成设计要求，或者只实现了一小部分的设计要求。答辩成绩：组长签字：2011年3月18日课程设计综合成绩：答辩小组成员签字：2011年3月18日